このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

setTriggerCombinationOperator

個々の信号値の比較を全体的なトリガー条件に組み合わせる演算子を構成する

構文

setTriggerCombinationOperator(DC,operator)

setTriggerCombinationOperator(DC,operator,N)

説明

setTriggerCombinationOperator(DC,operator) は、トリガー ステージ 1 で個々の信号の比較を全体的なトリガー条件に結合する論理 operator を構成します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。

setTriggerCombinationOperator(DC,operator,N) は、N によって指定されたトリガー ステージで、個々の信号の比較を全体的なトリガー条件に結合する論理 operator を構成します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

hdlverifier.FPGADataReader System object™

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

operator — 個々の信号の比較をトリガー条件に結合する論理演算子

AND | OR

個々の信号の比較をトリガー条件に結合する論理演算子。AND または OR として指定されます。トリガー条件は、1 つ以上の信号の値の比較で構成されます。値の比較を組み合わせるには、1 種類の論理演算子のみを使用できます。たとえば、A、B、C の 3 つの信号がトリガー条件を構成するとします。次のオプションがあります。

• A == 10 AND B == 'Falling edge' AND C == 0

• A == 10 OR B == 'Falling edge' OR C == 0

組み合わせ演算子を混在させることはできません。トリガー条件の詳細については、トリガー を参照してください。

N — トリガーステージ

1からMまでの整数

トリガー ステージ。1 から M までの整数として指定されます。M は、FPGA Data Capture Component Generator ツールの 最大トリガー ステージ パラメータによって設定されます。N を使用して、N 番目のトリガー ステージで組み合わせ演算子を設定します。N を指定しない場合、デフォルトでは、関数はトリガー ステージ 1 に組み合わせ演算子を設定します。

バージョン履歴

R2017a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• FPGA Data Capture Component Generator | FPGA Data Capture