このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setTriggerCombinationOperator

個々の信号値の比較を全体的なトリガー条件に組み合わせる演算子を構成します

構文

setTriggerCombinationOperator(DC,operator)

setTriggerCombinationOperator(DC,operator,N)

説明

setTriggerCombinationOperator(DC,operator) は、個々の信号の比較をトリガ ステージ 1 の全体的なトリガ条件に結合する論理operatorを構成します。 DCはカスタマイズされたデータですオブジェクトをキャプチャします。

setTriggerCombinationOperator(DC,operator,N) は、 operatorN を構成します。 DC は、カスタマイズされたデータ キャプチャ オブジェクトです。

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

hdlverifier.FPGADataReader System object™

カスタマイズされたデータ キャプチャ オブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。

operator — 個々の信号の比較を結合してトリガー条件にする論理演算子

AND | OR

個々の信号の比較を結合してトリガー条件にする論理演算子。 ANDまたはORとして指定します。トリガー条件は、1 つ以上の信号の値比較で構成されます。値の比較を組み合わせるには、1 種類の論理演算子のみを使用できます。たとえば、3 つの信号A、 B、およびC がトリガー条件を構成しているとします。次のオプションがあります。

• A == 10 AND B == 'Falling edge' AND C == 0

• A == 10 OR B == 'Falling edge' OR C == 0

組み合わせ演算子を組み合わせて使用​​することはできません。トリガー条件の詳細については、 トリガーを参照してください。

N — トリガーステージ

1 からMの整数

トリガー ステージ。1 ～ Mの整数として指定します。TG Mは、FPGA データ キャプチャ コンポーネント ジェネレーター ツールの [最大トリガー ステージ]パラメーターによって設定されます。Nを使用して、 N番目のトリガー ステージの組み合わせ演算子を設定します。Nを指定しない場合、デフォルトでは、関数はトリガー ステージ 1 に結合演算子を設定します。

バージョン履歴

R2017a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• |