パススルー、No HDL、カスケード実装
パススルー実装および No HDL 実装
実装 | 説明 |
---|---|
パススルー実装 | ブロックの入力が直接その出力に渡されるパススルーを実装します。HDL Coder™ は、次のブロックでパススルーの実装をサポートしています。
|
No HDL |
この実装をサブシステムの代替の実装としても使用できます。
|
特殊用途の実装に関連する情報については、外部コンポーネントのインターフェイスを参照してください。
カスケードアーキテクチャのベスト プラクティス
HDL Coderは、Sum of Elements、Product of Elements および MinMax の各ブロックのカスケード実装をサポートしています。これらの実装ではクロックの入力を処理するために複数のクロック サイクルが必要です。したがって、入力はサンプル時間の期間中に変化がないように保持されなければなりません。生成されたテスト ベンチはレジスタを使用して入力を駆動することでこの処理を行います。
生成された HDL コードを他の HDL コードと統合する場合、入力でレジスタを提供することが設計法として推奨されます。厳密に必要とされてはいませんが、入力にレジスタを追加すると、タイミングが向上し、入力を処理するために複数のクロック サイクルが必要なブロックのデータの安定性に関する問題を避けることができます。