ホールド時間 (ns)

入力信号とリセット入力信号生成のホールド時間をナノ秒単位で指定する

モデルコンフィギュレーションペイン: テストベンチ

説明

入力信号とリセット入力信号生成のホールド時間をナノ秒単位で指定します。

リセット入力信号のホールド時間

Timing diagram with Clock and Data Input

ホールド時間は、クロックの立ち上がりエッジの経過後にリセット入力信号と入力データが保持される時間です。次の図は、信号をアクティブ High およびアクティブ Low で生成する場合の、リセット入力信号とデータ入力信号へのホールド時間 (t_hold) の適用を示しています。

データ入力信号のホールド時間

メモ

リセット信号は 2 サイクルに t_hold を加えた間、常にアサートされます。

このオプションはモデル全体を選択した場合は無効になります。[HDL を生成] 設定で DUT を選択してください。

2 (既定の設定)

ホールド時間は、クロックの立ち上がりエッジの経過後にリセット入力信号と入力データが保持される時間をナノ秒数を定義します。ホールド時間は正の整数または double (小数点以下有効桁数 6 桁まで) で表されます。

指定されたホールド時間はクロック周期 ([クロック High 時間] および [クロック Low 時間] プロパティで指定) より短くなければなりません。
このオプションは、[リセット信号生成] が選択された場合のみ、リセット入力信号に適用されます。

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このパラメーターを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'HoldTime', 4)

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'HoldTime', 4)
makehdltb('sfir_fixed/symmetric_fir')
```

推奨なし。

パラメーター: HoldTime

タイプ: 整数

値: 正の整数

既定の設定: 2

R2012a で導入