Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

HDL Coder

FPGA および ASIC の設計のための VHDL コードと Verilog コードの生成

HDL Coder™ は MATLAB® 関数、Simulink® モデルおよび Stateflow® チャートから移植と合成が可能な VHDL® コードと Verilog® コードを生成します。生成された HDL コードは FPGA プログラミングまたは ASIC のプロトタイピングと設計で使用できます。

HDL Coder は、Xilinx®、Microsemi®、および Intel® の FPGA のプログラミングを自動化するワークフロー アドバイザーを備えています。HDL のアーキテクチャと実装を制御し、クリティカル パスを強調表示し、ハードウェア リソースの使用率の推定を生成できます。HDL Coder では Simulink モデルと生成された Verilog コードおよび VHDL コード間のトレーサビリティが提供されており、DO-254 やその他の標準に沿った整合性の高いアプリケーションのためのコード検証が可能です。

業界標準のサポートは、IEC Certification Kit (ISO 26262 および IEC 61508 用) を通じて利用できます。

HDL Coder 入門

HDL Coder の基礎を学ぶ

MATLAB からの HDL コード生成

MATLAB アルゴリズムからの HDL コードの生成

Simulink からの HDL コード生成

Simulink モデルからの HDL コードの生成

ハードウェア ソフトウェア協調設計

分割されたハードウェアとソフトウェアをターゲット ハードウェア プラットフォームに展開する

HDL Coder でサポートされているハードウェア

サードパーティ製ハードウェア (Intel、Microsemi、Xilinx の FPGA ボードなど) のサポート