カスタム IP コアの生成

既定のシステムリファレンス設計またはボードに登録されたカスタムリファレンス設計への展開用に DUT から HDL IP コアを生成する

HDL Coder™ は、デバイスに展開できるカスタム HDL IP コアを生成できます。生成された IP コアを既定のシステムリファレンス設計またはボードに登録した独自のカスタムリファレンス設計に統合できます。

トピック

Generate an IP Core for Xilinx SoC Devices from MATLAB
IP core generation for Xilinx^® SoC Devices from MATLAB^®.
Generate an IP Core for Xilinx SoC Devices from Simulink
IP core generation for Xilinx SoC Devices from Simulink^®.
IP Core Generation Workflow for Xilinx FPGA Boards
Learn how to use the IP Core Generation workflow with standalone FPGA devices and embed the IP core into the reference design.
カスタム IP コアの生成
HDL ワークフローアドバイザーを使用し、モデルまたはアルゴリズムからカスタム IP コアを生成します。
カスタム IP コアレポート
既定では、カスタム IP コアの生成時に HTML カスタム IP コアレポートが生成されます。
リファレンス設計の合成を高速化するための IP キャッシュ
IP キャッシュを使用し、Out-Of-Context ワークフローを使用してリファレンス設計の合成時間を高速化します。

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミングエラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミングエラーを解決します。

注目の例

オーディオコーデックチップを構成するための I2C コントローラー IP の IP コア生成

この例では、オーディオコーデックチップを構成するために Stateflow® ブロックを使用してモデル化された I2C Master Controller を使用して I2C コントローラーをモデル化する方法を示します。

スクリプトを開く

IP Core Generation Workflow with a MicroBlaze processor: Xilinx Kintex-7 KC705

Use the HDL Coder™ IP Core Generation Workflow to develop reference designs for Xilinx® parts without an embedded ARM® processor present, but which still utilize the HDL Coder generated AXI interface to control the DUT. Specifically, this example will use the Xilinx Kintex-7 KC705 board and a MicroBlaze™ soft processor running a LightWeightIP (lwIP) based TCP/IP firmware server in the reference design to access the HDL Coder generated DUT registers from anywhere on the connected network. Further, this example will also highlight the difference between accessing data from a collection of registers implemented as multiple scalar ports and a collection of registers implemented as a single vector port.