Main Content

issigned

fi オブジェクトが符号付きかどうかを判別

ページ内をすべて折りたたむ

構文

tf = issigned(a)

説明

例

tf = issigned(a) は fi オブジェクト a が符号付きである場合に 1 (true) を返します。それ以外の場合は 0 (false) を返します。

例

すべて折りたたむ

ライブ スクリプトを開く

fi オブジェクトを作成し、それが符号付きまたは符号なしのどちらであるかを判別します。 

a1 = fi(pi,1)
a1 = 
    3.1416

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 13

tf = issigned(a1)
tf = logical
   1


a2 = fi(pi,0)
a2 = 
    3.1416

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Unsigned
            WordLength: 16
        FractionLength: 14

tf = issigned(a2)
tf = logical
   0

Auto Signedness の numerictype オブジェクトを使用して fi オブジェクトを作成する場合、fi オブジェクトの Signedness プロパティは自動的に既定の Signed になります。

T = numerictype('Signedness','Auto')
T =


          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Auto
            WordLength: 16
        FractionLength: 15

a3 = fi(pi,T)
a3 = 
    1.0000

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 16
        FractionLength: 15

tf = issigned(a3)
tf = logical
   1

入力引数

すべて折りたたむ

入力 fi オブジェクト。スカラー、ベクトル、行列または多次元配列として指定します。

データ型: fi

拡張機能

C/C++ コード生成
MATLAB® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

参考

| | | | | |