mtimes

fi オブジェクトの行列積

構文

C = mtimes(A,B)

説明

C = mtimes(A,B) は A と B の行列積です。A または B が fi オブジェクトである場合、構文 A*B に対して mtimes(A,B) が呼び出されます。

メモ

Fixed-Point Designer™ 計算に関連する fimath プロパティの詳細については、固定小数点演算での fimath プロパティの使用方法およびfimath の ProductMode と SumModeを参照してください。

入力引数

A,B — オペランド

スカラー | ベクトル | 行列 | 多次元配列

オペランド。fi スカラー、ベクトル、行列または多次元配列として指定します。

• A または B がスカラーでない限り、A の列数は B の行数と等しくなければなりません。

• boolean データ型の fi オブジェクトはサポートされていません。

データ型: fi
複素数のサポート: あり

拡張機能

C/C++ コード生成

MATLAB® Coder™ を使用して C および C++ コードを生成します。

使用上の注意および制限:

• fi 以外の入力は定数でなければなりません。つまり、fi オブジェクトにキャストできるよう、その値がコンパイル時に既知でなければなりません。

• 制御側 fimath の SumMode プロパティが SpecifyPrecision または KeepLSB に設定されている場合のみ、可変サイズ入力がサポートされています。

• 可変サイズ信号では、生成されるコードと MATLAB^® で結果が異なる場合があります。

  • 生成コードでは、可変サイズ信号に対する出力は、制御側 fimath の SumMode プロパティを使用して計算されます。

  • MATLAB では、可変サイズ信号に対する出力は、両方の入力が非スカラーの場合、制御側 fimath の SumMode プロパティを使用して計算されます。しかしどちらかの入力がスカラーの場合、MATLAB は制御側 fimath の ProductMode を使用して出力を計算します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

参考

plus | minus | times | uminus