![photo](/responsive_image/150/150/0/0/0/cache/matlabcentral/profiles/29843623_1681292662599_DEF.jpg)
Yeung Pok Nga
Followers: 0 Following: 0
統計
MATLAB Answers
4 質問
0 回答
ランク
of 148,733
コントリビューション
0 問題
0 解答
スコア
0
バッジ数
0
コントリビューション
0 投稿
コントリビューション
0 パブリック チャネル
平均評価
コントリビューション
0 ハイライト
平均いいねの数
Feeds
質問
Relationship between FPGA Sample Frequency, FPGA Clock Frequency, Simulink Solver Rate and Oversampling Factor
Hi, I have a generator controller model in Simulink, I'm hoping to have it deployed on Speedgoat (IO334-325k) and use it to run ...
2ヶ月 前 | 1 件の回答 | 0
1
回答質問
HDL Coder Vivado timing report shows infinite slack
I'm using HDL coder to deploy a controller model in simulink onto Speedgoat FPGA, at the build bitstream stage i get a message s...
4ヶ月 前 | 0 件の回答 | 0
0
回答質問
HDL Coder timing report shows a different negative slack when building the exact model twice
I'm using HDL coder to deploy a controller model i have onto Speedgoat FPGA. I'm using Vivado as the compiler and the fpga manuf...
4ヶ月 前 | 1 件の回答 | 0
1
回答質問
HDL Coder, Assertion failed: B:\matlab\src\cgir_hdl\dom_pir_core\dutinfo.cpp:101:portIdx < m_inportMap.size()
I have a HDL Coder Simulink Model in R2021a. The model consists of a generator and a controller. I'm trying to convert the contr...
1年以上 前 | 1 件の回答 | 0