このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

Sequence Viewer

シミュレーション時にブロック間のメッセージ、イベント、ステート、遷移、および関数を表示

• ライブラリ:

• Simulink / Messages & Events

  Simulink Test

  SimEvents

  Stateflow

• 

×

説明

Sequence Viewer ブロックは、シミュレーション時に特定のブロック間におけるメッセージ、イベント、ステート、遷移、および関数を表示します。表示できるブロックは "ライフライン ブロック" と呼ばれ、次のものが含まれます。

• サブシステム

• 参照モデル

• Stateflow^® チャートなど、メッセージを含むブロック

• Function Caller、Function-Call Generator、MATLAB Function など、関数の呼び出しやイベントの生成を行うブロック

• Function-Call Subsystem や Simulink Function など、関数を含むブロック

参照モデル内でライフライン ブロックのステート、遷移、およびイベントを表示するには、参照モデル内に Sequence Viewer ブロックがなければなりません。参照モデル内に Sequence Viewer ブロックがない場合、ライフライン ブロックのメッセージと関数のみが参照モデルに表示されます。

メモ

Sequence Viewer ブロックは、MATLAB Function ブロックおよび S-Function によって生成された関数呼び出しを表示しません。

パラメーター

可変ステップの時間精度 — 時間増分の精度の桁数

3 (既定値) | スカラー

時間増分の精度の桁数。可変ステップ ソルバーを使用する際、このパラメーターを変更してシーケンス ビューアーの時間精度を調整します。ブロックで既定でサポートされる精度の桁数は 3 桁です。

たとえば、ブロックが 0.1215 と 0.1219 の時点で発生する 2 つのイベントを表示する場合を考えます。この 2 つのイベントを正確に表示するには 4 桁の精度が必要です。精度が 3 の場合、ブロックはこの 2 つのイベントを 0.121 の時点で表示します。

プログラムでの使用

ブロック パラメーター: VariableStepTimePrecision

型: 文字ベクトル

値: '3' | スカラー

既定の設定: '3'

履歴 — 表示する過去のイベントの最大数

5000 (既定値) | スカラー

最後のイベントより前のイベントのうち、表示するイベントの総数。

たとえば、[履歴] が 5 で、シミュレーション内のイベント数が 10 件の場合、ブロックには 6 件のイベント (最後のイベントと、それより前の 5 件のイベント) が表示されます。これより前のイベントは表示されません。時間ルーラーは灰色で表示され、シミュレーションの開始時点と、最初に表示されるイベントの時点との間の時間を示します。

送信、受信、ドロップ、関数呼び出しの各イベントは、同じシミュレーション時間で発生した場合でもそれぞれ 1 件のイベントとして計上されます。

プログラムでの使用

ブロック パラメーター: History

型: 文字ベクトル

値: '1000' | スカラー

既定の設定: '1000'

モデルの例

Stateflow のメッセージ、イベント、データ間の相違の表示

Stateflow チャート内のメッセージ、イベント、データの動作を比較する。

モデルを開く

メッセージを使用した分散トラフィック制御システムのモデル化

この例では、一方通行路の交差点の分散制御システムをモデル化する方法を説明します。信号機のステートを調整するために、メッセージを使用して 2 つのチャートが相互に通信します。2 つのチャートの設計は同一です。

モデルを開く

ブロックの特性

データ型	Boolean | bus | double | enumerated | fixed point | integer | single
直接フィードスルー	なし
多次元信号	あり
可変サイズの信号	なし
ゼロクロッシング検出	なし

拡張機能

C/C++ コード生成

Simulink® Coder™ を使用して C および C++ コードを生成します。

このブロックはシミュレーション中のメッセージの遷移を可視化するために使用できますが、生成されたコードには含まれません。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

このブロックは HDL コードを生成するサブシステムで使用された場合にシミュレーション中にメッセージを表示しますが、ハードウェア実装には含まれません。

バージョン履歴

R2015b で導入

参考

Use the Sequence Viewer to Visualize Messages, Events, and Entities (SimEvents)