最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

Probe

信号の属性 (幅、次元、サンプル時間、および複素数信号フラグ) を出力

• ライブラリ:

• Simulink / Signal Attributes

  HDL Coder / Signal Attributes

• 

×

説明

Probe ブロックは、その入力の信号に関して選択した情報を出力します。このブロックは、入力信号の幅、次元、サンプル時間、および入力が複素数値信号かどうかを示すフラグの属性を出力できます。このブロックは 1 つの入力端子をもっています。出力端子の数は、探査対象に選択した情報 (つまり、信号の次元、サンプル時間、複素数信号フラグ) によって決まります。探査した各値は、独立したデータ型の制御とともに、別々の出力端子から別々の信号として出力されます。このブロックのアイコンは、探査したデータをシミュレーション実行中に表示します。

端子

入力

Port_1 — 入力信号

スカラー | ベクトル | 行列 | N 次元配列

探査する入力信号。スカラー、ベクトル、行列または N 次元配列として指定します。このブロックは、任意の組み込みデータ型の実数値信号または複素数値信号を受け入れ、

バス配列を Probe ブロックの入力信号として使用できます。バス配列の定義と使用方法の詳細は、バス配列へのバスの統合を参照してください。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point | enumerated | bus

出力

Port_1 (W) — 信号の幅

スカラー

入力信号内の幅または要素数。スカラーとして指定します。この幅は、W: という表記とともにブロック アイコンにも表示されます。

依存関係

この端子を有効にするには、[幅の調査] を選択します。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | fixed point

Port_2 (Ts) — サンプル時間

ベクトル

それぞれ、サンプル時間の期間とオフセットを指定する 2 要素ベクトルとしての入力信号のサンプル時間。サンプル時間は、Ts: という表記とともにブロック アイコンにも表示されます。詳細については、サンプル時間の指定を参照してください。

依存関係

この端子を有効にするには、[サンプル時間の調査] を選択します。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | fixed point

Port_3 (C) — 信号の実数/複素数

スカラー

入力信号の実数/複素数を示す値:

• 入力信号が複素数の場合、ブロックは 1 を出力します。

• 入力信号が実数値の場合、ブロックは 0 を出力します。

信号の実数/複素数を示す値は C: という表記とともにブロック アイコンにも表示されます。

依存関係

この端子を有効にするには、[複素信号の検出] を選択します。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | fixed point

Port_4 (D) — 信号の次元

スカラー | ベクトル

入力信号の次元。スカラーまたはベクトルとして出力します。信号の次元は D: という表記とともにブロック アイコンにも表示されます。

依存関係

この端子を有効にするには、[信号の次元の調査] を選択します。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | fixed point

パラメーター

メイン

幅の調査 — 入力信号の幅を出力

on (既定値) | off

探査した信号の幅 (または要素の数) を出力したいときに選択します。

プログラムでの使用

ブロック パラメーター: ProbeWidth

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

サンプル時間の調査 — 入力信号のサンプル時間の出力

on (既定値) | off

探査した信号のサンプル時間を出力したいときに選択します。出力は、それぞれ、サンプル時間の期間とオフセットを指定する 2 要素ベクトルです。詳細については、サンプル時間の指定を参照してください。

プログラムでの使用

ブロック パラメーター: ProbeSampleTime

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

複素信号の検出 — 入力信号の実数/複素数を示す

on (既定値) | off

探査した信号が複素数の場合に 1 を、複素数でない場合に 0 を出力するように選択します。

プログラムでの使用

ブロック パラメーター: ProbeComplexSignal

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

信号の次元の調査 — 入力信号の次元の出力

on (既定値) | off

探査した信号の次元を出力したいときに選択します。

プログラムでの使用

ブロック パラメーター: ProbeSignalDimensions

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

Signal Attributes

幅に対するデータ型 — 信号幅の出力のデータ型

double (既定値) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | 入力と同じ

信号幅の出力データ型を選択します。

プログラムでの使用

ブロック パラメーター: ProbeWidthDataType

型: 文字ベクトル

値: 'double' | 'single' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | 'Same as input'

既定の設定: 'double'

サンプル時間のデータ型 — サンプル時間の出力のデータ型

double (既定値) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | 入力と同じ

サンプル時間情報の出力データ型を選択します。

プログラムでの使用

ブロック パラメーター: ProbeSampleTimeDataType

型: 文字ベクトル

値: 'double' | 'single' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | 'Same as input'

既定の設定: 'double'

信号の実数/複素数に対するデータ型 — 実数/複素数の出力のデータ型

double (既定値) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | boolean | 入力と同じ

実数/複素数情報の出力データ型を選択します。

プログラムでの使用

ブロック パラメーター: ProbeComplexityDataType

型: 文字ベクトル

値: 'double' | 'single' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | 'Same as input'

既定の設定: 'double'

信号の次元のデータ型 — 信号の次元の出力のデータ型

double (既定値) | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | 入力と同じ

信号の次元の出力に対する出力データ型を選択します。

プログラムでの使用

ブロック パラメーター: ProbeDimensionsDataType

型: 文字ベクトル

値: 'double' | 'single' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | 'Same as input'

既定の設定: 'double'

モデルの例

信号のサンプル時間の調査

sldemo_fuelsys モデルは、Probe ブロックを使用して、信号のサンプル時間をチェックする方法を示します。

例を開く

ブロックの特性

データ型	Boolean | bus | double | enumerated | fixed point | integer | single | string
直接フィードスルー	はい
多次元信号	はい
可変サイズの信号	はい
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには単一の既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

複素数データのサポート

このブロックは、複素信号のコード生成をサポートしています。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

参考

Clock | Digital Clock | Weighted Sample Time Math

トピック

• サンプル時間の指定

R2006a より前に導入