このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

xor

排他的論理和を求める

ページ内をすべて折りたたむ

構文

C = xor(A,B)

説明

C = xor(A,B) は、入力 A と B の排他的論理和を実行し、logical 1 (true) または logical 0 (false) のいずれかに設定された要素を含む配列または table を返します。出力の要素は、A と B の両方ではなくいずれかで、同じ位置に非ゼロ要素が含まれている場合、logical 1 (true) に設定されます。そうでない場合、要素は 0 に設定されます。

ビット単位の論理 XOR 演算については bitxor を参照してください。

例

例

すべて折りたたむ

ライブ スクリプトを開く

xor の真理値表を作成します。

A = [true false]
A = 1×2 logical array

   1   0


B = [true; false]
B = 2×1 logical array

   1
   0


C = xor(A,B)
C = 2×2 logical array

   0   1
   1   0
ライブ スクリプトを開く

R2023a 以降

2 つの table を作成し、それらの排他的論理和を実行します。行名 (両方に存在している場合) および変数名は同じでなければなりませんが、同じ順序である必要はありません。出力の行および変数は、最初の入力と同じ順序になります。

A = table([0;2],[0;4],VariableNames=["V1","V2"],RowNames=["R1","R2"])
A=2×2 table
          V1    V2
          __    __

    R1    0     0 
    R2    2     4 


B = table([4;2],[3;0],VariableNames=["V2","V1"],RowNames=["R2","R1"])
B=2×2 table
          V2    V1
          __    __

    R2    4     3 
    R1    2     0 


xor(A,B)
ans=2×2 table
           V1       V2  
          _____    _____

    R1    false    true 
    R2    false    false

入力引数

すべて折りたたむ

オペランド。スカラー、ベクトル、行列、多次元配列、table、または timetable として指定します。入力 A と B は、同じサイズであるか、互換性のあるサイズでなければなりません (たとえば、A が M 行 N 列の行列で、B がスカラーまたは 1 行 N 列の行ベクトル)。詳細については、基本的な演算で互換性のある配列サイズを参照してください。

table または timetable である入力は次の条件を満たさなければなりません。 (R2023a 以降)

  • 入力が table または timetable の場合、すべての変数のデータ型で演算がサポートされている必要があります。

  • 一方の入力だけが table または timetable の場合、もう一方の入力は数値または logical 配列でなければなりません。

  • 両方の入力が table または timetable の場合、以下のとおりです。

    • 両方の入力のサイズが同じであるか、一方が 1 行の table でなければなりません。

    • 両方の入力に同じ名前をもつ変数が含まれている必要があります。ただし、各入力の変数の順序は異なっていてもかまいません。

    • 両方の入力が table で、両方とも行名をもつ場合、行名は同じでなければなりません。ただし、各入力の行名の順序は異なっていてもかまいません。

    • 両方の入力が timetable の場合、行時間が同じでなければなりません。ただし、各入力の行時間の順序は異なっていてもかまいません。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | logical | char | table | timetable

拡張機能

すべて展開する

C/C++ コード生成
MATLAB® Coder™ を使用して C および C++ コードを生成します。

GPU コード生成
GPU Coder™ を使用して NVIDIA® GPU のための CUDA® コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

すべて展開する

参考

| | | | | | | |