Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

specifyClock

クロック ポートを協調シミュレーション ブロックまたはSystem objectに割り当てます。

R2022b 以降

    説明

    specifyClock(cosimConfigObj,name) は、 nameという名前の HDL ポートを、生成されたブロックまたはSystem object™内のクロック ポートとして明示的にマップします。クロックの属性は、default_clock_definitionテーブルのClockPorts 行からデフォルト値を継承します。

    specifyClock(__ ,Name=Value) は、前の構文の入力引数に加えて 1 つ以上の名前と値の引数を使用してプロパティを設定します。指定されていない引数は、 'default_clock_definition'から値を継承します。

    デフォルトのクロック属性を変更するには、 'default_clock_definition’の値を指定します。

    specifyClock(__ ,name,[]) は、 nameで指定されたクロック ポート (または複数のポート) の定義をクリアします。たとえば、 specifyClock(c,'clk',[]) は、 ClockPortsclkという名前のクロックの定義をクリアします。

    入力引数

    すべて折りたたむ

    協調シミュレーション構成。TG cosimulationConfigurationオブジェクトとして指定します。

    生成されたHDL Cosimulationブロックまたはhdlverifier.HDLCosimulation System objectのクロック ポートとしてマップする HDL ポートの名前。文字列または文字ベクトル。複数のクロックの場合は、ポート名のセル配列を指定します。

    例: clk

    例: {'clk1','clk2','clk3'}

    データ型: char | string

    名前と値の引数

    引数のオプションのペアを Name1=Value1,...,NameN=ValueN として指定します。ここで Name は引数名で、Value は対応する値です。名前と値の引数は他の引数より後に配置する必要がありますが、ペアの順序は重要ではありません。

    例: specifyClock(c,'clk1',Period=30) は、 clk1という名前のポートに、 HDLTimeUnitで定義された 30 時間単位の期間を割り当てます。

    アクティブなクロック エッジ。 RisingまたはFallingとして指定します。

    クロック周期HDLTimeUnit単位の正の整数として指定します。

    バージョン履歴

    R2022b で導入