Main Content

このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

AXI マネージャーのセットアップ

メモ

MATLAB® AXI マスターの名前が AXI マネージャーに変更されました。ソフトウェアおよびドキュメントでは、「マネージャ」および「従属」という用語がそれぞれ「マスター」および「スレーブ」に置き換わります。

MATLABまたはSimulink®からオンボード メモリの場所にアクセスするには、FPGA デザインに AXI マネージャー IP を含める必要があります。この IP は、ボード上の下位メモリの場所に接続します。この IP は、JTAG、 MATLAB、またはイーサネット ケーブルを介したSimulinkまたはPCI Express®からの読み取りおよび書き込みコマンドにも応答します。

AXI Manager IP を FPGA デザインに統合

MATLABまたはSimulinkからアクセスできるように AXI マネージャー IP をセットアップするには、次のセットアップ手順に従います。

  1. 関数を使用して、AXI マネージャー IP ファイルのパスをプロジェクトに追加します。

    • JTAG を物理接続として使用する場合は、AXI Manager を選択します。

    • 物理接続としてイーサネットを使用する場合は、UDP AXI Manager と Ethernet MAC Hub を選択し、プロジェクトに追加します。

    • PCIe を物理接続として使用する場合は、PCIe AXI Manager を選択してプロジェクトに追加します。

  3. FPGA プロジェクトで、AXI マネージャー IP がアクセスを許可されるアドレスを指定します。

  4. AXI マネージャー IP を含む FPGA プロジェクトをコンパイルします。

  5. 物理ケーブル (JTAG、 PCI Express、またはイーサネット ケーブル) を使用して、FPGA ボードをホスト コンピューターに接続します。

  6. コンパイルされたデザインを使用して FPGA をプログラムします。

メモ

FPGA にデザインをロードした後、ボード上のメモリ マップされた場所にアクセスできます。

MATLABからボードにアクセスするには、オブジェクトを作成し、 readmemoryメソッドとwritememoryメソッドを使用して、メモリ マップされた場所の読み取りと書き込みを行います。ボード。

Simulinkからボードにアクセスするには、 Simulinkモデルを作成し、その中にAXI Manager WriteとAXI Manager Readを含めます。 。ボード上のメモリマップされた場所を読み書きするようにブロックを構成します。詳細については、Simulink を使用して FPGA の場所にアクセスするを参照してください。

JTAG に関する考慮事項

ボードへの物理接続として JTAG を使用する場合、同じ JTAG 接続を使用する追加の IP が存在する可能性があります。このような IP には、Intel® SignalTap II またはXilinx® Vivado®ロジック アナライザー コアが含まれます。ただし、JTAG ケーブルを使用できるのは、これらのアプリケーションのうち 1 つだけです。他のアプリケーションで使用できるように JTAG リソースを返すには、aximanagerオブジェクトを解放する必要があります。

ただし、ノンブロッキング キャプチャ モードでは、共通の JTAG インターフェイスを共有する FPGA データ キャプチャと AXI マネージャーを同時に使用できます。このキャプチャ モードでは、FPGA データ キャプチャと AXI マネージャーを切り替えるために JTAG リソースを閉じたり解放したりする必要はありません。詳細については、FPGA データ キャプチャと AXI Manager の同時使用を参照してください。

JTAG ケーブルの最も一般的な競合する使用法は、FPGA を再プログラムすることです。ケーブルを使用して FPGA をプログラムする前に、FPGA データ キャプチャまたは AXI マネージャーの JTAG 接続を停止する必要があります。

ホスト コンピュータと FPGA 間の最大データ レートは、JTAG クロック周波数によって制限されます。Intelボードの場合、JTAG クロック周波数は 12 MHz または 24 MHz です。Xilinxボードの場合、JTAG クロック周波数は 33 MHz または 66 MHz です。JTAG 周波数は、ケーブルのタイプと FPGA ボードがサポートする最大クロック周波数によって異なります。

参考

|