このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

リセット信号の長さ (クロック サイクル単位)

リセットがアサートされる時間 (クロック サイクル単位) を定義する

モデル コンフィギュレーション ペイン: テスト ベンチ

説明

リセットがアサートされる時間 (クロック サイクル単位) を定義します。

依存関係

このパラメーターは、[リセット信号生成] が選択された場合に有効になります。

設定

2 (既定の設定)

[リセット信号の長さ (クロック サイクル単位)] プロパティは、リセットがアサートされる間のクロック サイクル数を定義します。[リセット信号の長さ (クロック サイクル単位)] は 0 以上の整数でなければなりません。次の図は既定の場合を示しており、リセット信号 (アクティブ High) が 2 クロック サイクル間アサートされています。

ヒント

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このパラメーターを指定できます。

• プロパティを引数として関数 makehdltb に渡す。

  makehdltb('sfir_fixed/symmetric_fir', ... 
              'Resetlength', 4)

• hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。

  hdlset_param('sfir_fixed', 'Resetlength', 4)
  makehdltb('sfir_fixed/symmetric_fir')

推奨設定

推奨なし。

プログラムでの使用

パラメーター: Resetlength

タイプ: 整数

既定の設定: 2

バージョン履歴

R2012a で導入