クロック イネーブル信号の遅延時間 (クロック サイクル単位)
リセットのデアサーションとクロック イネーブルのアサーション間の経過時間 (クロック サイクル単位) を定義する
モデル コンフィギュレーション ペイン: テスト ベンチ
説明
リセットのデアサーションとクロック イネーブルのアサーション間の経過時間 (クロック サイクル単位) を定義します。
依存関係
このパラメーターは、[クロック イネーブル信号生成] が選択された場合に有効になります。
設定
1
(既定の設定)[クロック イネーブル信号の遅延時間 (クロック サイクル単位)] プロパティは、リセット信号がデアサートされてからクロック イネーブル信号が最初にアサートされるまでの経過時間のクロック サイクル数を定義します。次の図では、リセット信号 (アクティブ High) は 2 クロック サイクル後にデアサートし、クロック イネーブルは 1 サイクル (既定の設定) のクロック イネーブル信号の遅延時間後にアサートしています。
次の図では、Hold Time
というラベルの間隔の後で、リセット信号 (アクティブ High) をデアサートします。クロック イネーブルは、Clock enable delay
というラベルの付いた、追加の間隔の後にアサートします。
ヒント
このプロパティを設定するには、hdlset_param
または makehdltb
を使用します。プロパティの値を表示するには、hdlget_param
を使用します。
たとえば、次のいずれかの方法を使用して sfir_fixed
モデル内の symmetric_fir
サブシステムについて、このパラメーターを指定できます。
プロパティを引数として関数
makehdltb
に渡す。makehdltb('sfir_fixed/symmetric_fir', ... 'TestBenchClockEnableDelay', 2)
hdlset_param
を使用すると、モデルにパラメーターを設定してから、makehdltb
を使用して HDL コードを生成できる。hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2) makehdltb('sfir_fixed/symmetric_fir')
推奨設定
推奨なし。
プログラムでの使用
パラメーター: TestBenchClockEnableDelay |
タイプ: 整数 |
既定の設定: 1 |
バージョン履歴
R2012a で導入