このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
AXI4 インターフェイスのモデルの設計
R2026aAXI4-Stream、AXI4-Stream Video、または AXI4 Master インターフェイスへのマッピングに簡易プロトコルを使用して Simulink® でアルゴリズムをモデル化する
HDL Coder™ ソフトウェアでは、AXI4-Stream、AXI4-Stream Video、または AXI4 Master マッピング用にモデルで簡易プロトコルを実装できます。対応するインターフェイスをもつ HDL IP コアが生成されます。
トピック
- AXI4 レジスタ インターフェイスの生成のための設計のモデル化
スカラー端子、ベクトル端子、バス データ型の AXI4 または AXI4-Lite インターフェイス用のモデルの設計および値の読み戻し方法。
- AXI4-Stream インターフェイス生成向けのモデル設計
AXI4-Stream ベクトルまたはスカラー インターフェイス生成向けのモデルの設計法
- AXI4-Stream Video インターフェイス生成向けのモデル設計
AXI4-Stream Video インターフェイスをもつ IP コア生成のためのモデルの設計法。
- AXI4 Master インターフェイスを生成するためのモデル設計
AXI4 Master プロトコルの説明および AXI4-Master インターフェイスを備えた IP コアの生成用にモデルを設計する方法の説明。
- Save IP Core Generation and Target Hardware Settings in Model
This example shows how to save your IP core generation and target hardware settings in a Simulink model.
