このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

展開と検証

ユーザープログラミングを含むビットストリームを作成し、Xilinx^® Zynq^® プラットフォームにダウンロードする

HDL Coder™ では IP コアを生成して EDK プロジェクトに組み込み、Zynq ハードウェアをプログラムできます。Embedded Coder^® を使用すると、組み込みソフトウェアを生成してビルドし、ARM^® プロセッサで実行できます。

トピック

Default System Reference Design for Xilinx SoC Device
Learn about the default system reference design for Xilinx SoC device and using the reference design.
Default System with AXI4-Stream Interface Reference Design
Learn about how to use the default system with AXI4-Stream Interface reference design and its requirements.
Default Video System Reference Design
Learn about the default video system reference design and its requirements.
Default System with External DDR Memory Access Reference Design
Learn about the default system with external DDR3 memory access reference design and its requirements.
ターゲット FPGA ボードまたは SoC デバイスのプログラム
ターゲット Intel または Xilinx ハードウェアをプログラムする方法。