カスタム IP コアの生成
既定のシステム リファレンス設計またはボードに登録されたカスタム リファレンス設計への展開用に DUT から HDL IP コアを生成する
HDL Coder™ は、デバイスに展開できるカスタム HDL IP コアを生成できます。生成された IP コアを既定のシステム リファレンス設計またはボードに登録した独自のカスタム リファレンス設計に統合できます。
トピック
- Generate an IP Core for Intel SoC Platform from MATLAB
Generate a custom IP core to target the Intel® SoC boards.
- Generate an IP Core for Intel SoC Platform from Simulink
Generate a custom IP core to target the Intel SoC boards.
- IP Core Generation Workflow for Intel FPGA Boards
Learn how to use the IP Core Generation workflow with standalone FPGA devices and embed the IP core into the reference design.
- カスタム IP コアの生成
HDL ワークフロー アドバイザーを使用し、モデルまたはアルゴリズムからカスタム IP コアを生成します。
- カスタム IP コア レポート
既定では、カスタム IP コアの生成時に HTML カスタム IP コア レポートが生成されます。
トラブルシューティング
IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決
Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。