統計
MATLAB Answers
1 質問
0 回答
ランク
of 171,361
コントリビューション
0 問題
0 解答
スコア
0
バッジ数
0
コントリビューション
0 投稿
コントリビューション
0 パブリック チャネル
平均評価
コントリビューション
0 ハイライト
平均いいねの数
Feeds
質問
Autogenerated VHDL for FPGA - In - The Loop DUT I/O Issue "** HDL Parser Error: line XX: near "vector_of_std_logic_vector32", found unsupported data-type "vector_of_std_logic_vector32""
I have a Simulink model with rather complicated (and numerous) inputs and outputs. The current set up groups these connectors to...
8年弱 前 | 1 件の回答 | 0
