Filwizard simulink model error

2019 5 月 23
0 回答
13 ビュー (30 日間)

0 投票

In a model for a synchronous system created by filwizard, why there are no ports of clk and rst visible?

サインインしてこの質問に回答する。

回答 (0 件)

カテゴリ

ヘルプ センター および File Exchange で HDL Verifier についてさらに検索

製品

タグ

質問済み:

Abhishek Kumar
Abhishek Kumar
2019 年 5 月 23 日

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by