フィルターのクリア
フィルターのクリア

Does anyone know what this error means? "Failed to receive a control packet from the FPGA target."

2 ビュー (過去 30 日間)
Pablo Medina
Pablo Medina 2016 年 9 月 12 日
Im executing fpga-in-the-Loop simulation from MATLAB. My target device is the Virtex 5 XUPV5 LX110T. Everything looks fine even the loading bitstream is complete successfull, but i get this error "Failed to recieve a control packet from the FPGA target."

サインインしてこの質問に回答する。

回答 (0 件)

カテゴリ

Help Center および File Exchange で Xilinx FPGA and SoC Devices についてさらに検索

タグ

製品

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by