このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
マルチプロセッサ アーキテクチャ モデリング
R2025bプロセッサ間データ通信 (IPC) およびコプロセッサ (制御補償器アクセラレータ) ブロックを使用したマルチコア実行用のパーティション アルゴリズム。プロセッサインザループ (PIL) シミュレーションを使用すると、開発用コンピュータ上でソース コードをクロスコンパイルし、オブジェクト コードをダウンロードしてハードウェア ボードのプロセッサに実行できます。
Hardware Mapping ツールを使用して、モデル内のタスクとペリフェラルをハードウェア ボード構成にマッピングします。
ブロック
 | CLA Task Manager | Create and manage task executions in Control Law Accelerator (CLA) model (R2022a 以降) |
 | Software Trigger CPU<->CLA | Trigger software events between processor (CPU) and control law accelerator (CLA) (R2022a 以降) |
 | ADC Interface | Convert analog signal on ADC input pin to digital signal |
 | PWM Interface | Simulate pulse width modulation (PWM) output from hardware |
 | Interprocess Data Channel | Model interprocessor data channel between two processors |
 | Interprocess Data Read | Receive messages from another processor using interprocess communication channel |
 | Interprocess Data Write | Send messages to another processor using interprocessor data write |
 | Task Manager | Create and manage task executions in Simulink model |
ツール
| SoC Builder | Build, load, and execute SoC model on SoC, FPGA, and MCU boards |
| ハードウェア マッピング | モデル内のタスクとペリフェラルをハードウェアボード構成にマッピングする (R2022b 以降) |
トピック
プロセッサインループ (PIL) シミュレーション
- PILシミュレーション
Texas Instrumentsハードウェアボード用の Processor-in-the-Loop ( PIL)シミュレーション手法。
マルチプロセッサ モデリング
- Use C2000 blocks with Multiprocessor Modeling
Use multiprocessor modeling pass-though block simulation with C2000™ Microcontroller Blockset blocks. - Interprocess Data Communication via Dedicated Hardware Peripheral
Data communication methods between two or more processes within a single processor or across multiple connected processors. - Modeling and Code Generation Using Hardware Interrupt
Model and generate code using Hardware Interrupt block. For multiprocessor modeling use Task Manager block and Hardware Mapping tool. - Streaming Task Profiling
Use the streaming task profiler to measure tasks on the TI C2000 processor. - Run Multiprocessor Models in External Mode
Run a multiprocessor SoC model in external mode running on separate processors on the hardware board. - Modeling Control Law Accelerator (CLA) Using Model Reference
Use the control law accelerator (CLA) co-processor in C2000 MCU models. - Using ARM Cortex-M Coprocessor
Use the ARM® Cortex®-M coprocessor in C2000 MCU models. - Communication Between Cores Using IPC Blocks
Use the IPC blocks to communicate between cores in F2837xD and F2838x processors on the TI C2000 processor.
トラブルシューティング
Solve the problems while using SoC Builder for Multiprocessor Architecture Modeling.
注目の例
Get Started with C2000 Multiprocessor Blocks on MCUs
Simulate and deploy a closed-loop feedback control algorithm on to a MCU using C2000™ Microcontroller Blockset.
Control Law Accelerator in DC-DC Power Conversion
Manage the voltage mode control (VMC) algorithm for a closed loop DC-DC power conversion system by using the Control Law Accelerator (CLA). An auxiliary software current protection loop is managed by C2000 CPU. In the TMS320F28379D and similar processor families, the CLAs execute the hard-realtime portions of the algorithm can connect with hardware peripherals such as ADC's and PWM's. The C2000 CPU is better suited for hard real-time portions of the algorithm that require multitasking, handling of asynchronous events, and communication with other cores. While this example extends the DC-DC buck converter developed in the MCUを使用したC2000 DC-DC降圧コンバータ example, the strategy presented can be applied to any design where a resource intensive hard real-time process executes on the CLA and real-time multi-tasking processes run on C2000 CPU.
