エクスポート関数モデルの解析

Simulink^® Design Verifier™ は、設計エラー検出、テスト生成、およびエクスポート関数モデルのプロパティ証明をサポートしています。エクスポート関数モデルを呼び出すスケジューラモデルが作成された後、スケジューラモデルで解析が実行されます。スケジューラモデルは、最上位モデルで設定されたサンプル時間および優先順位に基づき関数を呼び出します。既定では、<current_folder>\sldv_output\<model_name>\<model_name>_SldvScheduler.slx にスケジューラモデルが保存されます。エクスポート関数モデルは周期的および非周期的な関数呼び出しグループを使用して解析できます。モデルが非周期的な関数呼び出しまたはグローバルな Simulink 関数の呼び出しで構成される場合、スケジュールラには FcnTriggerPort と呼ばれる追加の端子が含まれます。詳細については、エクスポート関数モデルの概要を参照してください。

以下のトピックでは、周期的な Function-Call Subsystem と、AUTOSAR サーバーランナブルとして使用できるグローバルな Simulink 関数を説明する例を紹介します。

制限

Simulink Design Verifier は以下をサポートしていません。

複数の関数呼び出しイニシエーターをもつエクスポート関数で構成されるモデル。
Simulink Function ブロックをエクスポートする、マスクされた Model ブロック。
エクスポート関数モデルのスコープありの Simulink 関数。

エクスポート関数モデルの解析

制限

関連するトピック