このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。
Sequence Feedback
アドオンが必要: この機能には ASIC Testbench for HDL Verifier アドオンが必要です。
ライブラリ:
HDL Verifier /
For Use with DPI-C SystemVerilog
説明
Sequence Feedback ブロックは、スコアボードからのフィードバック信号を UVM テスト ベンチ モデルのシーケンスに促進します。このブロックは、Initial condition パラメータが 0
に設定された Unit Delay (Simulink) ブロックを実装します。
端子
入力
出力
バージョン履歴
R2023a で導入