このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

Sequence Feedback

UVM テストベンチ モデルのスコアボードとシーケンスの間を接続する

R2023a 以降

アドオンが必要です: この機能には、 ASIC Testbench for HDL Verifierアドオンが必要です。

• 

×

ライブラリ:
HDL Verifier / For Use with DPI-C SystemVerilog

説明

Sequence Feedbackブロックは、スコアボードから UVM テストベンチ モデルのシーケンスへのフィードバック信号をプロモートします。このブロックは、 Initial conditionパラメーターが0に設定された Unit Delay (Simulink)ブロックを実装します。

端子

入力

Port_1 — スコアボード サブシステムからのフィードバック信号

スカラー

Sequence Feedbackブロックは、scoreboardサブシステムから直接入力信号を受け取ります。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

出力

Port_1 — シーケンス サブシステムへのフィードバック信号

スカラー

Sequence Feedbackブロックは、信号をsequenceサブシステムに直接出力します。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

バージョン履歴

R2023a で導入

参考

トピック

• UVM コンポーネント生成の概要