このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

Sequence Feedback

UVM テストベンチ モデルでスコアボードとシーケンスを接続する

R2023a 以降

このページをすべて展開する

アドオンが必要: この機能には ASIC Testbench for HDL Verifier アドオンが必要です。

  • Sequence Feedback block icon

ライブラリ:
HDL Verifier / For Use with DPI-C SystemVerilog

説明

Sequence Feedback ブロックは、スコアボードからのフィードバック信号を UVM テストベンチ モデルのシーケンスに促進します。このブロックは、Initial conditionパラメーターが 0 に設定された Unit Delay (Simulink) ブロックを実装します。

端子

入力

すべて展開する

Sequence Feedback ブロックは、scoreboard サブシステムからの入力信号を直接受け入れます。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

出力

すべて展開する

Sequence Feedback ブロックは、sequence サブシステムに直接信号を出力します。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

バージョン履歴

R2023a で導入

参考

トピック