このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
Assertion
Simulinkアサーションから SystemVerilog アサーションを生成
アドオンが必要です: この機能には、 ASIC Testbench for HDL Verifierアドオンが必要です。
ライブラリ:
HDL Verifier /
For Use with DPI-C SystemVerilog
説明
Assertionブロックは、その入力信号がゼロ以外であることをアサートします。入力がゼロの場合、ブロックはデフォルトでシミュレーションを停止し、エラー メッセージを表示します。DPI-C SystemVerilog コンポーネントを生成すると、ブロックは即座に SystemVerilog アサーションを作成します。ブロックパラメーターを使用すると、次のことが可能になります。
アサーションを有効または無効にします。
アサーションが失敗したときに評価するMATLAB®のSimulink® 式を指定します。
Simulink がシミュレーションを停止するか、継続するがアサーションが失敗した場合に警告を表示するかを選択します。
DPI-Cパラメーターを使用して実行時オプションを制御します。
生成されたアサーションの重大度を指定します。
アサーションが失敗した場合のカスタム メッセージまたはアクションを指定します。
端子
入力
パラメーター
バージョン履歴
R2018a で導入