このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
FPGAインザループ シミュレーション
R2025bFPGAハードウェアによる検証
Microchip FPGA ボード上で実行されている HDL 設計と同期された Simulink® または MATLAB® シミュレーションを実行します。
トピック
- FPGAインザループ シミュレーション
FPGA インザループ (FIL) シミュレーションでは、Simulink または MATLAB ソフトウェアを使用して、既存の HDL コードの設計を実際のハードウェアでテストする機能が提供されます。
- FPGAインザループシミュレーションワークフロー
ブロックまたは System object™ の生成を選択し、FIL ウィザードを使用するか HDL ワークフロー アドバイザーを使用するかを決定します。
関連情報
注目の例
FPGA インザループを使用した PID コントローラーの HDL 実装の検証
この例では、HDL Verifier™ を使用して FPGA インザループ(FIL) アプリケーションを設定する方法を示します。
