Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

Tcl スクリプトを使用した合成プロジェクトの構成

合成プロジェクトを構成する Tcl スクリプトを追加することができます。

Tcl スクリプトを使用して合成プロジェクトを構成するには、次の手順に従います。

  1. 合成プロジェクトをカスタマイズするコマンドを含む Tcl スクリプトを作成します。

    たとえば、有限ステート マシンのスタイルを指定するには、次の手順に従います。

    • Xilinx® ISE を使用する場合は、次の行を含む Tcl スクリプトを作成します。

      project set "FSM Encoding Algorithm" "Gray" -process "Synthesize - XST" 

    • Xilinx Vivado® を使用する場合は、次の行を含む Tcl スクリプトを作成します。

      set_property STEPS.SYNTH_DESIGN.ARGS.FSM_EXTRACTION gray [get_runs synth_1]

  2. HDL ワークフロー アドバイザーの [FPGA 合成および分析][プロジェクトを作成] タスクで、[追加ソース ファイル] フィールドに Tcl ファイルの絶対パスを入力します。手動で入力するか、[追加] ボタンを使用します。

HDL Coder™ でプロジェクトを作成するときに、指定した Tcl スクリプトが実行され、合成プロジェクトの設定が適用されます。