最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

クロック設定をチェック

チェック ID: com.mathworks.HDL.ModelChecker.runClockChecks

クロック信号の制約をチェックします。

説明

このチェックでは、これらの業界標準のルールに対応するクロック信号に対する複数の制約を検出します。

• ルール 1.B.A.1: 単一クロック、単一エッジで設計する。ClockInputs プロパティを Multiple に設定している場合、このルールに違反する可能性があります。

• ルール 1.D.C.6: 反転エッジの FF を使用しない。

• ルール 1.D.D.2: 1 つの階層レベルは単一のクロックのみをもつ。ClockInputs を Multiple に設定している場合、または設計でトリガー信号を使用していて、TriggerAsClock により階層のさまざまなレベルでクロック信号が発生する場合、このルールに違反する可能性があります。

結果と推奨アクション

この警告を修正するには、[設定の変更] をクリックします。コード ジェネレーターは次を行います。

• ClockInputs プロパティを Single に更新する。

• TriggerAsClock 設定を無効にする。

参考

基本的なコーディング方法のルール 1.B.A.1、1.D.C.6 および 1.D.D.2。