アーキテクチャ名をチェック

チェック ID: com.mathworks.HDL.ModelChecker.runArchitectureNameChecks

チェック ID: com.mathworks.HDL.ModelAdvisor.runArchitectureNameChecks

生成された HDL コード内の VHDL アーキテクチャ名をチェックします。

説明

このチェックでは、コードの生成時のターゲット言語が VHDL である場合に、アーキテクチャ名が rtl であるかどうかを検証します。このチェックは、業界標準ルールのルール 1.A.F.1 に対応します。

Simulink^®、HDL Coder™、Fixed-Point Designer™、および MATLAB^® Coder™ で利用できます。

結果と推奨アクション

この警告を修正するには、[設定の変更] をクリックします。コード ジェネレーターは業界標準のルールに従うように VHDLArchitectureName 設定を rtl に更新します。

機能および制限事項

• ライブラリ モデルで実行されます。

• すべてのマスク サブシステムの内容を解析します。

• Simulink モデルが直接参照している関数のみを解析します。

参考

基本的なコーディング方法のルール 1.A.F.1。