Main Content

FPGA データの取得

RFSoC デバイスから MATLAB または Simulink にデータを取得する

Xilinx® Zynq® UltraScale+™ ZCU111 評価キットまたは Xilinx Zynq UltraScale+ ZCU216 評価キットの FPGA 入出力 (IO) アプリケーション プログラミング インターフェイス (API) を使用して生データを取得します。HDL ワークフロー アドバイザーを使用して、HDL コードの生成用に SoC モデルを構成します。アルゴリズムの HDL コードを生成し、HDL 設計をビルドして RFSoC デバイスに展開し、MATLAB® スクリプトを実行して展開済みの HDL 設計から対話的にデータを取得します。

トピック

ツール

Zynq RFSoC Template BuilderGenerate template model based on selected RFSoC reference design (R2021a 以降)