このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
FPGA データの取得
R2026aRFSoC デバイスから FPGA 入出力 (IO) アプリケーション プログラミング インターフェイス (API) を使用して生データを取得します。HDL ワークフロー アドバイザーを使用して、HDL コードの生成用に SoC モデルを構成します。アルゴリズムの HDL コードを生成し、HDL 設計をビルドして RFSoC デバイスに展開し、MATLAB® スクリプトを実行して展開済みの HDL 設計から対話的にデータを取得します。
トピック
注目の例
DAC and ADC Data Loopback on RFSoC Device
Capture raw analog-to-digital converter (ADC) data using the FPGA I/O API from the AMD® Zynq® UltraScale+™ RFSoC ZCU111, ZCU208, ZCU216, or DFE ZCU670 evaluation kit. This example uses the HDL Workflow Advisor to configure an SoC model for HDL code generation. In this example, you generate the HDL code for your algorithm, build and deploy the HDL design on an RFSoC device, and run a MATLAB® script to interactively capture data from the deployed HDL design.
RF Data Converter IQ Mixer Mode on RFSoC Device
Enable the RFSoC built-in numerically-controlled oscillator (NCO) mixer. The mixer design uses a different data format that, instead of providing real signals, provides a complex in-phase and quadrature (IQ) signal to a digital-to-analog converter (DAC) and an analog-to-digital converter (ADC). There is more data to transfer to direct memory access (DMA) and back to MATLAB® given that you need to transfer I and Q samples back. You can accommodate this larger data width by increasing the DMA data width to 128 bits.
