photo

Hideo Suzuki


Last seen: 1年以上 前 |  2018 年からアクティブ

Followers: 0   Following: 0

統計

  • Thankful Level 1

バッジを表示

Feeds

表示方法

質問


HDLコード変換した演算ブロックの動作について
HDL Coder（ネイティブ浮動小数モード）でSimulinkモデルをHDLコード生成したとき、 SumやGain等の演算ブロックに相当するコードはクロック（clk）で動作していないと思われます。 しかし、Delayブロックは、clkで動作し...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


モデルのHDLコード変換
作成したモデルをHDL変換する際に以下のエラーが発生します。 遅延の均衡化に失敗しました (理由: Signal rate of value inf found)。 問題となるブロック:FPGA_model/FPGA_Model/MSK_De...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


forループのモデル化について
c言語等のforループをSimulinkモデルで実装するにあたって、 "For Each Subsystem"を用いて実装は可能でしょうか？ 背景：MATLAB FunctionがHDL Coder非対応のため、 中身の処理をモデルで実装...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


ブラックボックスのサブシステムをHDLコードに変換する際のエラー
HDLブロックプロパティでArchitectureをBlack Boxに設定し、HDLコードを生成しようとすると、 「DUT の HDL 実装は 'Module' として指定しなければなりません。」というエラーが出力されます。 原因を教えていた...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


ネイティブ浮動小数点​のHDLコード生成エ​ラーについて
先日表題のエラーについて質問させていただきましたが、解決できないため追加で質問させていただきます。 Constant等のサンプル時間をinf ⇒ -1 に変更したのですが、 HDLコード生成時にまだ下記のエラーが残っています。 「*失敗*...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


ネイティブ浮動小数点のHDLコード生成エラーについて
HDL ワークフローアドバイザの「3.2.RTLコードとテストベンチを生成」のステップで下記のエラーが発生します。 *失敗* ネイティブ浮動小数点のコード生成は次の理由で完了できません：'[トップモデルのサブシステム] *Signal rate of...

6年以上 前 | 1 件の回答 | 0

1

回答

質問


MATLAB FunctionブロックをHDL Coder ネイティブ浮動小数点モードでHDL コード化する場合について
HDL Coderのネイティブ浮動小数点モードでMATLAB Functionは非サポートですが、 何か別の方法を用いてHDLコードに変換出来ないでしょうか。 不可能の場合、MATLAB Function内部の処理をSimulinkモデルに作り変え...

6年以上 前 | 2 件の回答 | 0

2

回答

質問


インストールPCアカウントについて
matlabをインストールしたPCでmatlab管理者アカウントのプロファイルが壊れ、PCにmatlab管理者アカウントでログインできなくなりました。別の管理者アカウントでPCにログインし、matlab管理者アカウントを削除後、再度登録しようと考えておりま...

6年以上 前 | 1 件の回答 | 0

1

回答