photo

Angela Cuadros Castiblanco

Last seen: 4日 前 2023 年からアクティブ

Followers: 0   Following: 0

Spoken Languages:
English, Spanish

統計

MATLAB Answers

0 質問
6 回答

ランク
3,118
of 300,763

評判
18

コントリビューション
0 質問
6 回答

回答採用率
0.00%

獲得投票数
3

ランク
 of 21,082

評判
N/A

平均評価
0.00

コントリビューション
0 ファイル

ダウンロード
0

ALL TIME ダウンロード
0

ランク

of 170,923

コントリビューション
0 問題
0 解答

スコア
0

バッジ数
0

コントリビューション
0 投稿

コントリビューション
0 パブリック チャネル

平均評価

コントリビューション
0 ハイライト

平均いいねの数

  • Knowledgeable Level 2
  • First Answer

バッジを表示

Feeds

表示方法

回答済み
How to create this in Simulink? std_logic_vector16 vec[0:3]
Hello Cheri, If you're generating HDL code from a Simulink subsystem using makehdl, the behavior you're describing is already s...

7ヶ月 前 | 1

| 採用済み

回答済み
Specify clock pins in HDL Reference Design
Hi John, The addClockInterface API in HDL Coder requires you to specify a connection point in your design. For instance, if you...

11ヶ月 前 | 1

| 採用済み

回答済み
simulink ip core generation
Hello, To use the AXI4-Stream interface in the IP core generation workflow in HDL Coder, you can model your algorithm to operat...

1年以上 前 | 0

回答済み
AXI-stream interface violates AXI-stream protocol
Hello Alexander, I'd like to provide some clarity on the protocol implementation within our IP core generation workflow. When m...

2年弱 前 | 0

回答済み
Setting Target interface fails in Debug Zynq design using HDL and Embedded coder example.
Hello Vishnu, The error message you're seeing typically appears when a reference design requires certain non-optional interfac...

約2年 前 | 1

回答済み
HDL Workflow Advisor - Step 3.2 - "Failed Index exceeds the number of array elements. Index must not exceed 2" in hdlturnkey.interface.ChannelBased/connectFrameInterfacePort
Hello, From your description it sounds like you are using the "legacy frame-based modeling" detailed in: https://www.mathwor...

2年以上 前 | 0

| 採用済み