Generic incremental delta-sigma modulator models (1st order, 2nd order, 3rd order) to simulate different kinds of digital filters.
現在この提出コンテンツをフォロー中です。
- フォローしているコンテンツ フィードに更新が表示されます。
- コミュニケーション基本設定に応じて電子メールを受け取ることができます
The file contains different code as per the name of the file to simulate incremental delta-sigma ADCs. Moreover, the performance of different filters can be simulated easily with the attached matlab code. More information about the decoders mentioned in the code can be found in:
B. Wang, M. -K. Law, S. B. Belhaouari and A. Bermak, "Near-Optimal Decoding of Incremental Delta-Sigma ADC Output," IEEE Trans. Circuits Syst. I, vol. 67, no. 11, pp. 3670-3680, Nov. 2020.
引用
B. Wang, M. -K. Law, S. B. Belhaouari and A. Bermak, "Near-Optimal Decoding of Incremental Delta-Sigma ADC Output," IEEE Trans. Circuits Syst. I, vol. 67, no. 11, pp. 3670-3680, Nov. 2020.
| バージョン | 公開済み | リリース ノート | Action |
|---|---|---|---|
| 1.0.1 | The related paper file is included in this upload. |
|
|
| 1.0.0 |
|
