制御補償器アクセラレータ（CLA）を使用したモデリングとコード生成

制御補償器アクセラレータ(CLA) は、並列処理を可能にする TI C2000™ プロセッサで使用可能なコプロセッサです。CLA を時間的に重要なタスクに利用することで、メイン CPU が解放され、他のシステム機能や通信関数を同時に実行できるようになります。

C2000マイクロコントローラーブロックセットは、Simulink^® で CLA をモデル化するための 2 つのワークフローを提供します。

サブシステムワークフローを使用すると、CLA を備えたプロセッサ上で実行可能ファイルを生成して展開できます。詳細については、Overview of CLA Configuration for C2000 Processors Using Subsystemを参照してください。
生成されたコードに必要な RAM (メモリ) が少なくなります。
CLA タスクをトリガーするには、C28x CLA Task ブロックを使用します。ブロックは、CLA 上でダウンストリーム関数呼び出しサブシステムを実行します。
サブシステムワークフローでは、Embedded Coder^® を使用して CLA がアクセスするメモリ内にデータを構成する必要があります。詳細については、CLA LSRAM Memory Configurationを参照してください。
IPCブロックは、サブシステム内の CPU と CLA 間でデータを転送するために使用できません。詳細については、Data Exchange Between CLA and C28x CPUを参照してください。

CLA モデル参照ワークフローを使用すると、構成されたタスクの優先順位に従ってタスクをシミュレートできます。詳細については、Modeling Control Law Accelerator (CLA) Using Model Reference をご覧ください。
CLA 内のアルゴリズムは、モデル参照を使用してモデル化されます。
CLA コプロセッサを搭載した C2000 プロセッサは、システム内の各プロセッサで実行されるタスクを含む CLA Task Manager ブロックと参照 Model ブロックで構成されます。タスクはハードウェアマッピングを使用して構成されます。
CPU と CLA 間のデータ通信には、Interprocess Data Read、Interprocess Data Write、および Interprocess Data Channel ブロックが必要です。
メモリ構成は自動的に処理されます。
生成されたコードには、サブシステム CLA モデリングと比較して、より多くの RAM (メモリ) が必要です。局所的共有 RAM (LSRAM) を CLA プログラムおよびデータメモリとして構成できます。詳細については、CLA LSRAM Memory Configurationを参照してください。

参考