最小値と最大値の入力制約

モデルを作成する際に、設計の一環として、入力端子での最小値および最大値を指定し、環境の制約を再現することができます。Simulink^® Design Verifier™ 解析では、これらの値は次に対しての制約として自動的に考慮されます。

設計エラー検出
テストケースの生成
プロパティ証明

最小および最大の入力値を指定することは、Test Condition ブロックを使用してテストケース生成用に信号を制限したり、Proof Assumption ブロックを使用してプロパティ証明用に信号を制限することと似ています。Test Condition ブロックと Proof Assumption ブロックは解析の制約をキャプチャします。Simulink Design Verifier ソフトウェアは、Inport ブロックの最小および最大パラメーターでキャプチャされた設計の制約も解析の制約として考慮できます。

メモ

信号値の詳細については、信号値の調査を参照してください。

指定された入力の最小値および最大値に対する Simulink Design Verifier のサポート

既定では、Simulink Design Verifier はモデル内の Inport ブロックで指定された入力の任意の最小値および最大値を考慮します。この機能は次の手順で有効にします。

[Design Verifier] タブの [準備] セクションのモード設定のドロップダウンメニューから、[設定] をクリックします。
[コンフィギュレーションパラメーター] ダイアログボックスの [Design Verifier] ペインで、[指定された最小/最大入力値の使用] パラメーターを選択します。
解析が完了したら、モデルの設計の最小値および最大値の制約を表示するために、[詳細な解析レポートを生成] をクリックします。
制約は、Simulink Design Verifier レポートの [解析情報] の章にリストされます。

指定された最小値および最大値に対する Simulink Design Verifier のサポートの制限

指定された最小値および最大値に対する Simulink Design Verifier のサポートには次の制限があります。

解析では、ルートレベルの Inport ブロックで指定された最小値および最大値のみを考慮します。その他の Simulink ブロックで指定された最小値および最大値は無視されます。