Wrap To Zero

入力がしきい値よりも上の場合、出力をゼロに設定

このページをすべて展開する

ライブラリ:
Simulink / Discontinuities
HDL Coder / Discontinuities

説明

Wrap To Zero ブロックは、入力が [しきい値] の値より大きい場合、出力をゼロに設定します。入力が [しきい値] 以下の場合、出力は入力と等しくなります。

端子

入力

すべて展開する

Port_1 — 入力信号
スカラー | ベクトル

入力信号。スカラーまたはベクトルとして指定します。Threshold の値以上の信号の値はゼロに設定されます。

出力

すべて展開する

Port_1 — 出力信号
スカラー | ベクトル

出力信号。入力信号の値またはゼロに設定されます。出力のデータ型は、入力のデータ型と同じです。

ヒント

入力データ型がゼロを表現できない場合、パラメーターオーバーフローが発生します。このオーバーフローを検出するには、[コンフィギュレーションパラメーター] ダイアログボックスの [診断]、[データ有効性] ペインに移動して、[パラメーター]、[オーバーフローの検出] を [警告] または [エラー] に設定します。

パラメーター

すべて展開する

Wrap to Zero ブロックのパラメーターを編集するには、ブロックアイコンをダブルクリックします。

しきい値 — ゼロを出力するときのしきい値
`255` (既定値) | スカラー

出力値をゼロに設定するときのしきい値です。

プログラムでの使用

ブロックパラメーター: Threshold

型: 文字ベクトル

値: scalar

既定の設定: '255'

ブロックの特性

データ型	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
直達	`はい`
多次元信号	`はい`
可変サイズの信号	`いいえ`
ゼロクロッシング検出	`いいえ`

拡張機能

すべて展開する

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

制限

入力信号と [しきい値] パラメーターは同じサイズでなければなりません。たとえば、入力が 2 次元のベクトルである場合、[しきい値] も 2 次元のベクトルでなければなりません。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

参考

Saturation | Saturation Dynamic

Wrap To Zero

説明

端子

入力

Port_1 — 入力信号 スカラー | ベクトル

出力

Port_1 — 出力信号 スカラー | ベクトル

パラメーター

しきい値 — ゼロを出力するときのしきい値 255 (既定値) | スカラー

プログラムでの使用

ブロックの特性

拡張機能

C/C++ コード生成 Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成 HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

PLC コード生成 Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

固定小数点の変換 Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

参考

Port_1 — 入力信号
スカラー | ベクトル

Port_1 — 出力信号
スカラー | ベクトル

しきい値 — ゼロを出力するときのしきい値
`255` (既定値) | スカラー

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。