Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

FPGA Board Editor

ボード定義 XML ファイルを編集するには、まずこのファイルを書き込み可能な状態にします。ファイルが読み取り専用の場合、FPGA Board Editor ではボード構成情報の表示しかできません。この情報を変更することはできません。

[一般] タブ

Board Name: 一意のボード名

Device Information:

  • Vendor: Xilinx または Altera

  • Family: ファミリは指定したベンダーによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

  • Device: デバイスは指定したベンダーとファミリによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

  • Xilinx® ボードの場合のみ:

    • Package: パッケージは指定したベンダー、ファミリ、デバイスによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

    • Speed: 速度はパッケージによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

    • JTAG Chain Position: 値は JTAG チェーンの開始位置を表します。この情報についてはボード仕様ファイルを参照してください。

  • FPGA Input Clock: クロックの詳細情報は FIL ワークフローとターンキー ワークフローの両方で必要です。必要な情報はいずれもボード仕様ファイルから取得できます。

    • Clock Frequency: 5 ~ 300 でなければなりません。イーサネット インターフェイスの場合、推奨されるクロック周波数は、50、100、125 および 200 MHz です。

    • Clock Type: Single_Ended または Differential

    • Clock Pin Number (Single_Ended) — 必ず指定しなければなりません。例: N10.

    • Clock_P Pin Number (Differential) — 必ず指定しなければなりません。例: E19

    • Clock_N Pin Number (Differential) — 必ず指定しなければなりません。例: E18

    • Clock IO Standard — 入力端子、出力端子または双方向端子の設定に使用するプログラミング可能な I/O 標準。例: LVDS

  • Reset (Optional): リセットを指定するには、ボード仕様ファイルでピン番号とアクティブ レベルを確認し、その情報を入力します。

    • Reset Pin Number: ない場合は空白のままにします。

    • Active Level: Active-Low または Active-High

    • Reset IO Standard — 入力端子、出力端子または双方向端子の設定に使用するプログラミング可能な I/O 標準。例: LVCMOS33

[インターフェイス] タブ

[Interface] ページには、サポートされている FPGA I/O インターフェイスの情報が表示されます。リストのインターフェイスのいずれかを選択して [View] をクリックし、[Signal List] を表示します。ボード定義ファイルに書き込み権限がある場合、インターフェイスの [新規追加][編集] または [削除] もできます。

Digilent ケーブル設定による JTAG

メモ

JTAG ケーブル設定の情報は慎重に入力してください。設定が正しくないと、シミュレーションがエラーになり機能しません。この説明に従っても JTAG ケーブルを設定できない場合は、ボードの詳細情報を用意して MathWorks® テクニカル サポートにお問い合わせください。

  1. Signal/Parameter List — チェーン内の FPGA の上位および下位の全デバイスに対する命令レジスタ (IR) の長さの合計を提供します。

    • FPGA がデバイス チェーンで唯一のアイテムである場合は、[Sum of IR length before] および [Sum of IR length after] の両方で 0 を使用します。

    • Zynq® デバイスを使用していて、それがデバイス チェーンで唯一のアイテムである場合は、[Sum of IR length before]4 を入力し、[Sum of IR length after]0 を入力します。

    ボードがこれらのいずれの条件も満たさない場合は、次の手順に従って IR の長さを取得します。

    1. JTAG ケーブルを使用して FPGA ボードをコンピューターに接続します。ボードをオンにします。

    2. Vivado® のインストール時にケーブル ドライバーがインストールされたことを確認します。

    3. Vivado Hardware Manager を開き、[Open a new hardware target] を選択します。ダイアログ ボックスには、そのターゲットのすべてのデバイスに対する IR 長さの概要が表示されます。

    4. FPGA 前の IR の長さを加算し、合計を [Sum of IR length before] に入力します。FPGA 後の IR の長さを加算し、合計を [Sum of IR length after] に入力します。

    Vivado Hardware Manager はあまり一般的ではないデバイスの IR の長さは認識できません。これらのデバイスについては、デバイスのマニュアルを参照して、命令レジスタの長さを確認してください。

  2. Advanced Options — 既定値が多くのデバイスの最も一般的な設定と異なる場合は、[User1 Instruction][JTAG Clock Frequency (MHz)] パラメーターを設定します。最も一般的な設定は、それぞれ 000010 および 66 です。

    • User1 Instruction — Xilinx Bscane2 プリミティブで定義される JTAG USER1 命令。このバイナリ命令番号は Xilinx で定義され、デバイスごとに異なります。ほとんどの 7 シリーズ デバイスの場合、この命令は 000010 です。デバイスが異なる値をもつ場合は、このパラメーターを入力します。

      この値は、特定のデバイスの Vivado インストール フォルダーにある bsd ファイルで確認できます。たとえば、XA7A32T-CPG236 デバイスの場合、bsd ファイルは Vivado\2014.2\data\parts\xilinx\artix7\aartix7\xa7a35t\cpg236 にあります。

      このファイルを開きます。USER1 値は 000010 です。この値を [User1 Instruction] に入力します。

        "USER1		(000010),"

    • JTAG Clock Frequency (MHz) — JTAG 回路で使用するクロック周波数。この値はデバイスによって異なります。この値は、[User1 Instruction] で説明した同じ bsd ファイルにあります。たとえば、デバイス XA7A32T-CPG236 の JTAG クロック周波数は 66 MHz です。

      attribute TAP_SCAN_CLOCK of TCK : signal is (66.0e6, BOTH);