リファレンス設計の統合と展開
生成された IP コアを既定のシステム リファレンス設計に統合する
生成された IP コアを既定のシステム リファレンス設計またはボードに登録した独自のカスタム リファレンス設計に統合できます。HDL Coder™ では IP コアを生成して Qsys プロジェクトに組み込み、ハードウェアをプログラムできます。Embedded Coder® を使用すると、組み込みソフトウェアを生成してビルドし、ARM® プロセッサで実行できます。
トピック
- Default System Reference Design for Intel FPGA Boards
Learn about the default system reference design and using the reference design for Intel® FPGA boards.
- Default System Reference Design for Intel SoC Devices
Learn about the default system reference design and using the reference design for Intel SoC Devices.
- Default System with External DDR4 Memory Access Reference Design
Learn about the default system with external DDR3 memory access reference design and its requirements.
- ターゲット FPGA ボードまたは SoC デバイスのプログラム
ターゲット Intel または Xilinx ハードウェアをプログラムする方法。