Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor

Q-less QR 分解を使用した無限の行数をもつ実数値の行列のために、方程式 A'AX = B で X の値を計算する

• 

ライブラリ:
Fixed-Point Designer HDL Support / Matrices and Linear Algebra / Linear System Solvers

説明

Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor ブロックは Q-less QR 分解を使用して連立線形方程式 A'AX = B を解きます。ここで A と B は実数値の行列です。A は、ストリーミング データを表す無限大の tall 行列です。

正則化パラメーターが非ゼロの場合、Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor は A の行を因数分解する前に最初の上三角因子 R を λI_n に初期化します。ここで、λ は正則化パラメーター、I_n = eye(n) です。

例

Implement Hardware-Efficient Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor

How to use the Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor block.

• スクリプトを開く

Algorithms to Determine Fixed-Point Types for Real Q-less QR Matrix Solve A'AX=B

Derivation of algorithms for determining fixed-point types for real Q-less QR matrix solve.

• ライブ スクリプトを開く

Determine Fixed-Point Types for Real Q-less QR Matrix Solve A'AX=B

Use fixed.realQlessQRFixedpointTypes to determine fixed-point types for computation of the real least-squares matrix equation.

• ライブ スクリプトを開く

Compute Forgetting Factor Required for Streaming Input Data

Use fixed.forgettingFactor and fixed.forgettingFactorInverse to compute forgetting factor.

• ライブ スクリプトを開く

端子

入力

A(i,:) — 実数行列 A の行

ベクトル

実数行列 A の行。ベクトルとして指定します。A はストリーミング データの無限大の tall 行列です。B が single または double の場合、A は B と同じデータ型でなければなりません。A が固定小数点データ型の場合、A は符号付きで、2 進小数点スケーリングを使用し、B と同じ語長をもたなければなりません。傾きとバイアス表現は固定小数点データ型ではサポートされていません。

データ型: single | double | fixed point

B — 行列 B

行列

実数行列 B。行列として指定します。B は n 行 p 列の行列で、n ≥ 2 です。A が single または double の場合、B は A と同じデータ型でなければなりません。B が固定小数点データ型の場合、B は符号付きで、2 進小数点スケーリングを使用し、A と同じ語長をもたなければなりません。傾きとバイアス表現は固定小数点データ型ではサポートされていません。

データ型: single | double | fixed point

validInA — A 入力が有効であるかどうか

Boolean スカラー

A(i, ;) 入力が有効であるかどうか。boolean スカラーとして指定します。この制御信号は A(i,:) 入力端子からのデータが有効であるかどうかを示します。この値が 1 (true) で readyA の値が 1 (true) の場合、ブロックは A(i,:) 入力端子の値を取得します。この値が 0 (false) の場合、ブロックは入力サンプルを無視します。

true の validInA 信号を送信してから、readyA が false に設定されるまでに、多少の遅延が生じることがあります。すべてのデータが確実に処理されるように、別の true の validInA 信号を送信するときは、readyA が false に設定されるまで待たなければなりません。

データ型: Boolean

validInB — B 入力が有効であるかどうか

Boolean スカラー

B 入力が有効であるかどうか。boolean スカラーとして指定します。この制御信号は B 入力端子からのデータが有効であるかどうかを示します。この値が 1 (true) で readyB の値が 1 (true) の場合、ブロックは B 入力端子の値を取得します。この値が 0 (false) の場合、ブロックは入力サンプルを無視します。

true の validInB 信号を送信してから、readyB が false に設定されるまでに、多少の遅延が生じることがあります。すべてのデータが確実に処理されるように、別の true の validInB 信号を送信するときは、readyB が false に設定されるまで待たなければなりません。

データ型: Boolean

restart — 内部状態をクリアするかどうか

Boolean スカラー

内部状態をクリアするかどうか。boolean スカラーとして指定します。この値が 1 (true) の場合、ブロックは現在の計算を停止し、すべての内部状態をオフにします。この値が 0 (false) で validInA と validInB の値がどちらも 1 (true) の場合、ブロックは新しいサブフレームを開始します。

データ型: Boolean

出力

X — 行列 X

ベクトル | 行列

行列 X。ベクトルまたは行列として返されます。

データ型: single | double | fixed point

validOut — 出力データが有効であるかどうか

Boolean スカラー

出力データが有効であるかどうか。boolean スカラーとして返されます。この制御信号は出力端子 X のデータが有効であるかどうかを示します。この値が 1 (true) の場合、ブロックは X の行を正常に計算しています。この値が 0 (false) の場合、出力データは有効ではありません。

データ型: Boolean

readyA — 入力 A に対するブロックの準備が整っているかどうか

Boolean スカラー

入力 A に対するブロックの準備が整っているかどうか。boolean スカラーとして返されます。この制御信号は新しい入力データに対するブロックの準備が整っているかどうかを示します。この値が 1 (true) で validInA の値が 1 (true) の場合、ブロックは入力データを次のタイム ステップで受け入れます。この値が 0 (false) の場合、ブロックは入力データを次のタイム ステップで無視します。

true の validInA 信号を送信してから、readyA が false に設定されるまでに、多少の遅延が生じることがあります。すべてのデータが確実に処理されるように、別の true の validInA 信号を送信するときは、readyA が false に設定されるまで待たなければなりません。

データ型: Boolean

readyB — 入力 B に対するブロックの準備が整っているかどうか

Boolean スカラー

入力 B に対するブロックの準備が整っているかどうか。boolean スカラーとして返されます。この制御信号は新しい入力データに対するブロックの準備が整っているかどうかを示します。この値が 1 (true) で validInB の値が 1 (true) の場合、ブロックは入力データを次のタイム ステップで受け入れます。この値が 0 (false) の場合、ブロックは入力データを次のタイム ステップで無視します。

true の validInB 信号を送信してから、readyB が false に設定されるまでに、多少の遅延が生じることがあります。すべてのデータが確実に処理されるように、別の true の validInB 信号を送信するときは、readyB が false に設定されるまで待たなければなりません。

データ型: Boolean

パラメーター

行列 A の列数と行列 B の行数 — 行列 A の列数と行列 B の行数

4 (既定値) | 正の整数値のスカラー

行列 A の列数と行列 B の行数。正の整数値のスカラーとして指定します。

プログラムでの使用

ブロック パラメーター: n

型: 文字ベクトル

値: 正の整数値のスカラー

既定の設定: 4

行列 B の列数 — 行列 B の列数

1 (既定値) | 正の整数値のスカラー

行列 B の列数。正の整数値のスカラーとして指定します。

プログラムでの使用

ブロック パラメーター: p

型: 文字ベクトル

値: 正の整数値のスカラー

既定の設定: 1

忘却係数 — 行列の各行を因数分解した後に適用される忘却係数

0.99 (既定値) | 実数の正のスカラー

行列の各行を因数分解した後に適用される忘却係数。実数の正のスカラーとして指定します。A の各行に無限に入力されるたびに、出力が更新されます。

プログラムでの使用

ブロック パラメーター: forgettingFactor

型: 文字ベクトル

値: 正の整数値のスカラー

既定の設定: 0.99

正則化パラメーター — 正則化パラメーター

0 (既定値) | 非負の実数スカラー

正則化パラメーター。非負のスカラーとして指定します。正則化パラメーターを小さい正の値にすると、問題の調整を向上させ、推定値の分散を小さくすることができます。バイアスがありますが、推定値の分散が小さいと、多くの場合、最小二乗推定値と比べて平均二乗誤差が小さくなります。

プログラムでの使用

ブロック パラメーター: regularizationParameter

型: 文字ベクトル

値: 非負の実数スカラー

既定の設定: 0

出力データ型 — 出力行列 X のデータ型

fixdt(1,18,14) (既定値) | double | single | fixdt(1,16,0) | <data type expression>

出力行列 X のデータ型。fixdt(1,18,14)、double、single、fixdt(1,16,0)、またはユーザー指定のデータ型式として指定します。型は直接指定されるか、Simulink.NumericType などのデータ型オブジェクトとして表現されます。

プログラムでの使用

ブロック パラメーター: OutputType

型: 文字ベクトル

値: 'fixdt(1,18,14)' | 'double' | 'single' | 'fixdt(1,16,0)' | '<data type expression>'

既定の設定: 'fixdt(1,18,14)'

ヒント

• m 行の行列と等価なゲインをもつ無限の行数の忘却係数 α を計算するには、fixed.forgettingFactor を使用します。

• 忘却係数 α に対応する等価なゲインをもつ行列の行数 m を計算するには、fixed.forgettingFactorInverse を使用します。

  .

アルゴリズム

忘却係数を使用する Q-less QR 分解

Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor ブロックは、次の再帰を実装し、忘却係数 α を使用して連続的にストリーミングする n 行 1 列の行ベクトル A(k,:) の上三角因子 R を計算します。これは行列 A が無限大の tall である場合と同様です。範囲 0 < α < 1 の忘却係数を使用すると、無制限に積分されなくなります。

$$\begin{array}{c}{R}_0=\mathrm{zeros}(n,n)\\ \left[\sim ,R_1\right]=\mathrm{qr}\left(\left[\begin{array}{c}{R}_0\\ A\left(1,:\right)\end{array}\right],0\right)\\ R_1=\alpha R_1\\ \left[\sim ,R_2\right]=\mathrm{qr}\left(\left[\begin{array}{c}{R}_1\\ A\left(2,:\right)\end{array}\right],0\right)\\ R_2=\alpha R_2\\ ⋮\\ \left[\sim ,R_k\right]=\mathrm{qr}\left(\left[\left[\begin{array}{c}{R}_{k-1}\\ A\left(k,:\right)\end{array}\right]\right],0\right)\\ R_k=\alpha R_k\\ ⋮\end{array}$$

忘却係数と Tikhonov 正則化を使用する Q-less QR 分解

k 番目の入力 A(k,:) を処理した後の出力 X_k は、次の反復を使用して計算されます。

$$\begin{array}{c}{R}_0=\lambda I_n\\ \left[~,R_1\right]=\mathrm{qr}\left(\left[\begin{array}{c}{R}_0\\ A\left(1,:\right)\end{array}\right],0\right)\\ R_1=\alpha R_1\\ X_1=R_1\backslash \left(R{\text{'}}_1\backslash B\right)\\ \left[~,R_2\right]=\mathrm{qr}\left(\left[\begin{array}{c}{R}_1\\ A\left(2,:\right)\end{array}\right],0\right)\\ R_2=\alpha R_2\\ X_2=R_2\backslash \left(R{\text{'}}_2\backslash B\right)\\ ⋮\\ \left[~,R_k\right]=\mathrm{qr}\left(\left[\begin{array}{c}{R}_{k-1}\\ A\left(k,:\right)\end{array}\right],0\right)\\ R_k=\alpha R_k\\ X_k=R_k\backslash \left(R{\text{'}}_k\backslash B\right)\\ ⋮\end{array}$$

これは A'_kA_kX = B を計算することと数学的に等価です。ここで、A_k は次のように定義されますが、実際にはこのブロックで A_k は作成されません。

$$A_k=\left[\begin{array}{c}{\alpha }^k\lambda I_n\\ \left[\begin{array}{cccc}{\alpha }^k& & & \\ & {\alpha }^{k-1}& & \\ & & \ddots & \\ & & & \alpha \end{array}\right]A\left(1:k,:\right)\end{array}\right]$$

前進代入と後退代入

上三角因子の準備が整うと、前進代入と後退代入が現在の入力 B で計算され、出力 X が生成されます。

$$X=R_k\backslash \left(R_k^{\text{'}}\backslash B\right)$$

実装方法の選択

シストリック実装はスペースの制約よりも計算速度を優先します。一方、バーストによる実装は演算速度を犠牲にしてスペースの制約を優先します。次の表は、行列の分解と連立線形方程式の求解に使用できる実装間のトレードオフを示しています。

実装	スループット	レイテンシ	領域
シストリック	C	O(n)	O(mn2)
部分的なシストリック	C	O(m)	O(n2)
忘却係数を使用する部分的なシストリック	C	O(n)	O(n2)
バースト	O(n)	O(mn)	O(n)

ここで、C はデータの語長に比例する定数、m は行列 A の行数、n は行列 A の列数です。

用途に適したブロックの選択に関する追加の考慮事項については、Choose a Block for HDL-Optimized Fixed-Point Matrix Operationsを参照してください。

AMBA AXI ハンドシェイク プロセス

このブロックでは AMBA AXI ハンドシェイク プロトコル [1] を使用しています。データと制御情報の転送に valid/ready ハンドシェイク プロセスが使用されます。この双方向の制御メカニズムにより、マネージャーと配下の間で情報をやり取りするレートをマネージャーと配下の双方で制御できます。valid 信号はデータが使用可能であることを示します。ready 信号はブロックでデータを受け入れ可能であることを示します。valid 信号と ready 信号の両方が High の場合にのみデータの転送が行われます。

ブロックのタイミング

"Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor" のブロックは、行列 A を行単位で受け入れ、行列 B を単一のベクトルとして受け入れます。行列 A と B の最初の有効なペアを受け入れた後、ブロックは行列 X を行単位で連続的に出力します。

たとえば、入力行列 A が 3 行 3 列であるとします。また、validIn のアサートが ready よりも前、つまり上流のデータ ソースが QR 分解よりも速いと仮定します。

この図で次のとおりです。

• A1r1 は 1 つ目の行列 A の 1 行目、A1r2 は 1 つ目の行列 A の 2 行目などのようになります。

• validIn から ready まで — A の行が正常に入力されてから、ブロックで次の行の受け入れ準備ができるまで。

• validOut から validOut まで — Forward Backward Substitution ブロックは連続的に実行されるため、一定のレートで出力が生成されます。これは隣接する 2 つの有効な出力間の遅延です。

• 最後の行の validIn から validOut まで — 最後の m 番目の行が入力されてから、ブロックで解の出力が開始されるまで。

• このブロックは常に行列 B を受け入れる準備ができているため、readyB は常にアサートされます。

次の表に、Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor ブロックのタイミングの詳細を示します。レイテンシは、行列 A のサイズと、行列 A および B のデータ型によって異なります。表内では以下のようになっています。

• n は行列 A の列数です。

• wl は行列 A の入力データの語長を表します。

入力データ型	validIn から ready まで (サイクル)	validOut から validOut まで (サイクル)	最後の行の validIn から validOut まで (サイクル)
固定小数点 fi	wl + 7	4*n2 + 25*n + 5 + 2*n*wl + 2*n*nextpow2(wl)	4*n2 + 25*n + 5 + 2*n*wl + 2*n*nextpow2(wl) + (wl + 6)*n + 2
スケーリングされた double の fi	wl + 7	4*n2 + 23*n + 5 + 2*n*wl	4*n2 + 25*n + 5 + 2*n*wl + (wl + 4)*n + 2
double	60	4*n2 + 21*n + 5	4*n2 + 80*n + 7
single	31	4*n2 + 21*n + 5	4*n2 + 51*n + 7

ハードウェア リソースの使用

このブロックは、Simulink^® HDL ワークフロー アドバイザーを使用した HDL コード生成をサポートしています。例については、Simulink モデルからの HDL コード生成と FPGA 合成 (HDL Coder)およびImplement Digital Downconverter for FPGA (DSP HDL Toolbox)を参照してください。

R2022b において: 次の各表に、配置配線後のリソース使用状況の結果とタイミングの概要をそれぞれ示します。

この例のデータは、Xilinx^® Zynq^® UltraScale™ + RFSoC ZCU111 評価ボードでブロックを合成して生成したものです。合成ツールは Vivado^® v.2020.2 (win64) です。

合成に使用したパラメーターは次のとおりです。

• ブロック パラメーター:

  • n = 16

  • p = 1

  • 行列 A の次元: inf 行 16 列

  • 行列 B の次元: 16 行 1 列

• 入力データ型: sfix16_En14

• ターゲット周波数: 250 MHz

リソース	使用	使用可能	使用率 (%)
CLB LUT	120582	425280	28.35
CLB レジスタ	90769	850560	10.67
DSP	4	4272	0.09
ブロック RAM タイル	0	1080	0.00
URAM	0	80	0.00

	値
要件	4 ns
データ パス遅延	3.853 ns
スラック	0.129 ns
クロック周波数	258.33 MHz

参照

[1] "AMBA AXI and ACE Protocol Specification Version E." https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification/Single-Interface-Requirements/Basic-read-and-write-transactions/Handshake-process

拡張機能

C/C++ コード生成

Simulink® Coder™ を使用して C および C++ コードを生成します。

傾きとバイアス表現は固定小数点データ型ではサポートされていません。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

一般
ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

制限

固定小数点データ型のみをサポートします。

バージョン履歴

R2020b で導入

R2023a: スマートな展開によるリソース利用の改善

このブロックは Partial-Systolic QR Decomposition ブロックに依存します。23a 以降では、ブロック線図の更新時に、QR Decomposition ブロック内の部分的なシストリック パイプラインを構成するループが展開されます。この更新された内部アーキテクチャにより、シミュレーションおよびコード生成のデッド演算が削除されるため、必要なハードウェア リソースが少なくなります。このブロックは、以前のリリースのライブラリ バージョンのこれらのブロックに対して、クロックおよびビットトゥルーの忠実度でシミュレーションを行います。

R2022a: Tikhonov 正則化パラメーターのサポート

Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor ブロックで Tikhonov 正則化パラメーターがサポートされるようになりました。

参考

ブロック

• Complex Partial-Systolic Matrix Solve Using Q-less QR Decomposition with Forgetting Factor | Real Partial-Systolic Matrix Solve Using QR Decomposition | Real Partial-Systolic Matrix Solve Using Q-less QR Decomposition | Real Burst Matrix Solve Using QR Decomposition

関数

• fixed.qlessQRMatrixSolve

トピック

• Choose a Block for HDL-Optimized Fixed-Point Matrix Operations