このページは機械翻訳を使用して翻訳されました。
翻訳品質のアンケートに 1 分ご協力ください。
ローゼンハイム応用科学技術大学、HDL Coder を使用して高精度な制御ドライブ向けに ASIC を開発
モデルベースデザインの活用により、研究チームが 9 か月で ASIC を開発
「Simulink と HDL Coder のおかげで、わずか 9 か月で ASIC を製造することができました。我々の限られた HDL と ASIC の知識では、このプロセスに 2 倍の時間がかかっていたでしょう。HDL Coder の ASIC ワークフローにより、HDL を素早く生成し、ASIC 向けのツールチェーンを通じて繰り返し作業を行うことで、電力、性能、面積の目標を達成することができました。私たちの最新の X-FAB 製チップは、HDL Verifier のおかげで 100% シリコン実証済みとなりました。」
主な成果
- サーボドライブ制御用の高性能 ASIC の設計、実装、検証に成功
- 対応する FPGA プロトタイプより 33 倍も低い 120mW の電力バジェット内で、より高いスイッチング周波数と強化された制御ループダイナミクスを実現
- モデルから ASIC までのワークフローを合理化し、開発期間を数か月短縮
- 最大200 KHz の検証済み制御ループと ±1.6 nm の位置安定性を備えたエラーのない ASIC を実現
ASIC ワークフロー (左) とコントローラー ボード上に実装された ASIC (右)。
ドイツの応用科学工科大学の研究エンジニアは、ボイスコイルモーターのテストスタンドで高加速、高精度の制御を行うために、構成可能なサーボドライブ コントローラーを必要としていました。このような高精度ドライブは、半導体業界では正確な位置決めのために不可欠です。従来のソフトウェアベースのコントローラー実装では、このようなアプリケーションに必要な 200 kHz 以上の PWM 周波数を処理できませんでした。そのため、ローゼンハイム応用科学技術大学は、120 mW の電力バジェットでより高いスイッチング周波数を実現するために、カスタム ASIC を設計することを決定しました。ワイドバンドギャップ半導体によってスイッチング周波数が上昇し、制御ループのダイナミクスが大幅に強化されます。さらに、ローゼンハイム応用科学技術大学は、FPGA プロトタイピング用に開発されたモデルを導入して、最小限の変更で ASIC を開発したいと考えていました。
HDL プログラミングと ASIC 設計の経験が限られていたローゼンハイム応用科学技術大学のエンジニアは、MATLAB® と Simulink ® で ASIC を設計するために HDL Coder™ の HDL ワークフロー アドバイザーに用意されているワークフローを活用しました。まず、Simulink でコントローラーとその SPI 通信インターフェースを設計してシミュレーションで検証を行いました。HDL Coder を使用して Verilog® コードを生成し、プロトタイプ作成のために FPGA に展開しました。チームは、コシミュレーションと FPGA インザループ テスト用の HDL Verifier™ 機能を使用して、HDL とハードウェアで Simulink モデルの実装が正しいかどうかを検証し、設計上の問題の特定と修正を繰り返し行うことができました。さらに、ASIC 検証ワークフロー用の UVM テストベンチも生成しました。
MathWorks の開発チームの卓越した連携により、Cadence® Genus™ の ASIC 向け合成ツールが HDL ワークフロー アドバイザーでサポートされるようになりました。チームは、最小限の設定で生成された HDL を合成できました。genhdltdb の機能により、Cadence Genus ツールと ASIC のテクノロジーノードのデータを活用したモデリング段階で正確なタイミング推定値を得ることができました。これにより、タイミングの問題を特定するための反復作業が大幅に削減され、この工程が 6 週間からわずか数日に短縮されました。
1 年以上かかっていたモデル作成から ASIC 製造までの全プロセスが、わずか 9 か月で完了し、最終的な量産 ASIC レベルの HDL の 99% が HDL Coder によって生成されました。テストにより、ASIC にエラーがまったくないことが確認され、制御ループの検証は最大 200 kHz、位置安定性は ±1.6 nm でした。
ローゼンハイム応用科学技術大学がモデルベースデザインと HDL Coder を用いて開発した ASIC は、X-FAB によって 180 nm テクノロジー ノードで製造されました。今年、ローゼンハイム応用科学技術大学は TSMC の 28 nm HPC+ ノードを使用して ASIC を開発する予定です。
