このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setCaptureCondition

信号値ごとに比較を設定する

R2022a 以降

構文

setCaptureCondition(DC,name,enable,value)

説明

setCaptureCondition(DC,name,enable,value) は、信号nameのキャプチャ値比較を構成します。 DC は、カスタマイズされたデータ キャプチャ オブジェクトです。enable引数は、この信号が全体的なキャプチャ条件の一部であるかどうかを示します。

例

キャプチャ条件の設定

この例では、カスタマイズされたデータ キャプチャ オブジェクトDCを使用し、トリガーとデータ キャプチャの両方に 2 つの信号を定義します。信号Aは 1 ビット、信号Bは 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA データ キャプチャ コンポーネント ジェネレーター ツールを使用してデータ キャプチャ IP コアを生成するときに、 Include capture condition logicパラメーターを選択する必要があります。

FPGA が信号Aで高い値を検出し、信号Bで値 17 を検出したときにデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,uint8(17));

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

hdlverifier.FPGADataReader System object™

カスタマイズされたデータ キャプチャ オブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。

name — キャプチャコンポーネント信号の名前

文字ベクトル

キャプチャ コンポーネント信号の名前。文字ベクトルとして指定します。

この名前は、入力System object DCの作成時に構成された信号名の 1 つと一致する必要があります。信号は、可能なトリガー信号として設定する必要があります。

データ型: char

enable — 信号がキャプチャ条件の一部であることを示す

true | false

信号がキャプチャ条件の一部であることを示し、 trueまたはfalseとして指定します。この信号を全体的なキャプチャ条件で使用するには、この値をtrueに設定します。この値をfalseに設定すると、信号は全体のキャプチャ条件に使用されません。

value — キャプチャ条件の一部として信号を比較する値

小数 | バイナリ | 16進数 | 'Low' | 'High' | 'Rising edge' | 'Falling edge' | 'Both edges'

キャプチャ条件の一部として信号を比較する値。次のいずれかとして指定します。

• 10 進数、2 進数、または 16 進数の値 — マルチビット信号の場合は、信号に関連付けられたデータ型の範囲内の値を指定します。2 進値または 16 進値を指定する場合は、 Xまたはxを使用して、値の比較中に無視する関数のシグナルを指定できます。

  読みやすくするためにビットのグループを分離するには、ビット間に_を使用できます。たとえば、32 ビットのバイナリ値を'0b1010_XXXX_1011_XXXX_1110_XXXX_1111XXXX'として表し、32 ビットの 16 進値を'0xAB_CDEXFX'として表すことができます。

• 'Low'、 'High'、 'Rising edge'、 'Falling edge'、または'Both edges' — 論理信号の場合、一致させるレベルまたはエッジを示す文字列を指定します。詳細については、捕獲条件を参照してください。

バージョン履歴

R2022a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• |