Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

FPGA Board Editor

ボード定義 XML ファイルを編集するには、まずこのファイルを書き込み可能な状態にします。ファイルが読み取り専用の場合、FPGA Board Editor ではボード構成情報の表示しかできません。この情報を変更することはできません。

[一般] タブ

Board Name:一意のボード名

Device Information:

  • Vendor: XilinxまたはAltera

  • Family:ファミリは指定したベンダーによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

  • Device:デバイスは指定したベンダーとファミリによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

  • Xilinx® ボードの場合のみ:

    • Package:パッケージは指定したベンダー、ファミリ、デバイスによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

    • Speed:速度はパッケージによって異なります。適用できる設定についてはボード仕様ファイルを参照してください。

    • JTAG Chain Position:値は JTAG チェーンの開始位置を表します。この情報についてはボード仕様ファイルを参照してください。

  • FPGA Input Clock.クロックの詳細情報は FIL ワークフローとターンキー ワークフローの両方で必要です。必要な情報はいずれもボード仕様ファイルから取得できます。

    • Clock Frequency.5 ～ 300 でなければなりません。イーサネット インターフェイスの場合、推奨されるクロック周波数は、50、100、125 および 200 MHz です。

    • Clock Type: Single_EndedまたはDifferential。

    • Clock Pin Number (シングルエンド) — 指定する必要があります。例: N10。

    • Clock_P Pin Number (差分) — 指定する必要があります。例: E19。

    • Clock_N Pin Number (差分) — 指定する必要があります。例: E18。

    • Clock IO Standard — 入力、出力、または双方向ポートの構成に使用するプログラマブル I/O 規格。たとえば、LVDS のようになります。

  • Reset (Optional).リセットを指定するには、ボード仕様ファイルでピン番号とアクティブ レベルを確認し、その情報を入力します。

    • Reset Pin Number.ない場合は空白のままにします。

    • Active Level : Active-LowまたはActive-High。

    • Reset IO Standard — 入力、出力、または双方向ポートの構成に使用するプログラマブル I/O 規格。たとえば、LVCMOS33 のようになります。

[インターフェイス] タブ

[Interface] ページには、サポートされている FPGA I/O インターフェイスの情報が表示されます。リストされているインターフェイスを選択し、 Viewをクリックすると、 Signal Listが表示されます。ボード定義ファイルに書き込み権限がある場合は、 Add Newインターフェイス、 Editインターフェイス、またはRemoveインターフェイスを使用することもできます。

Digilent ケーブル設定による JTAG

メモ

JTAG ケーブル設定の情報は慎重に入力してください。設定が正しくないと、シミュレーションがエラーになり機能しません。この説明に従っても JTAG ケーブルを設定できない場合は、ボードの詳細情報を用意して MathWorks® テクニカル サポートにお問い合わせください。

  1. Signal/Parameter List — チェーン内の FPGA の前後にあるすべてのデバイスの命令レジスタ (IR) の長さの合計を提供します。

    • FPGA がデバイス チェーン内の唯一の項目である場合は、 Sum of IR length beforeとSum of IR length afterの両方にゼロを使用します。

    • Zynq®デバイスを使用していて、それがデバイス チェーン内の唯一のアイテムである場合は、 Sum of IR length beforeとSum of IR length afterに入力します。40

    ボードがこれらのいずれの条件も満たさない場合は、次の手順に従って IR の長さを取得します。

    1. JTAG ケーブルを使用して FPGA ボードをコンピューターに接続します。ボードをオンにします。

    2. Vivado® のインストール時にケーブル ドライバーがインストールされたことを確認します。

    3. Vivadoハードウェア マネージャーを開き、 Open a new hardware targetを選択します。ダイアログ ボックスには、そのターゲットのすべてのデバイスに対する IR 長さの概要が表示されます。

    4. FPGA の前の IR 長を合計し、その合計をSum of IR length beforeに入力します。FPGA 後の IR 長を合計し、その合計をSum of IR length afterに入力します。

    Vivado Hardware Manager はあまり一般的ではないデバイスの IR の長さは認識できません。これらのデバイスについては、デバイスのマニュアルを参照して、命令レジスタの長さを確認してください。

  2. Advanced Options — デフォルト値が多くのデバイスの最も一般的な設定と異なる場合は、 User1 InstructionおよびJTAG Clock Frequency (MHz)パラメーターを設定します。最も一般的な設定は、それぞれ 000010 および 66 です。

    • User1 Instruction — Xilinx Bscane2 プリミティブで定義された JTAG USER1 命令。このバイナリ命令番号は Xilinx で定義され、デバイスごとに異なります。ほとんどの 7 シリーズ デバイスの場合、この命令は 000010 です。デバイスが異なる値をもつ場合は、このパラメーターを入力します。

      この値は、特定のデバイスの Vivado インストール フォルダーにある bsd ファイルで確認できます。たとえば、XA7A32T-CPG236 デバイスの場合、bsd ファイルは Vivado\2020.2\data\parts\xilinx\artix7\public\bsdl\xc7a35t_cpg236.bsd にあります。

      このファイルを開きます。USER1 値は 000010 です。この値をUser1 Instructionに入力します。

        "USER1		(000010),"

    • JTAG Clock Frequency (MHz) — JTAG 回路で使用されるクロック周波数。この値はデバイスによって異なります。この値は、 bsdで説明されているのと同じ User1 Instructionファイル内にあります。たとえば、デバイス XA7A32T-CPG236 の JTAG クロック周波数は 66 MHz です。

      attribute TAP_SCAN_CLOCK of TCK : signal is (66.0e6, BOTH);