ヘルプ センターヘルプ センター
ビット単位の排他的 OR 演算を実行してビットの連続スライスを削減
OR
c = bitxorreduce(a)
c = bitxorreduce(a, lidx)
c = bitxorreduce(a, lidx, ridx)
例
c = bitxorreduce(a) は、固定小数点入力 a のビット セット全体に対し、ビット単位の排他的 OR 演算を実行します。語長が 1 の符号なしの整数として結果を返します。
c
a
c = bitxorreduce(a, lidx) は、ビットの連続範囲に対してビット単位の排他的 OR 演算を実行します。この演算は位置 lidx から開始し、LSB (位置 1 のビット) で終了します。
lidx
c = bitxorreduce(a, lidx, ridx) は、位置 lidx で開始し、位置 ridx で終了するビットの連続範囲に対して、ビット単位の排他的 OR 演算を実行します。
ridx
bitxorreduce 引数は、次の条件を満たさなければなりません。
bitxorreduce
a.WordLength >= lidx >= ridx >= 1
すべて折りたたむ
固定小数点数を作成します。
a = fi(73,0,8,0); disp(bin(a))
01001001
a のビット セット全体に対してビット単位の排他的 OR 演算を実行します。
c = 1 DataTypeMode: Fixed-point: binary point scaling Signedness: Unsigned WordLength: 1 FractionLength: 0
固定小数点ベクトルを作成します。
a = fi([12,4,8,15],0,8,0); disp(bin(a))
00001100 00000100 00001000 00001111
a の、位置 fi(4) 以降の各要素のビットに対してビット単位の排他的 OR 演算を実行します。
fi(4)
c = bitxorreduce(a,fi(4))
c = 0 1 1 0 DataTypeMode: Fixed-point: binary point scaling Signedness: Unsigned WordLength: 1 FractionLength: 0
固定小数点行列を作成します。
a = fi([7,8,1;5,9,5;8,37,2],0,8,0); disp(bin(a))
00000111 00001000 00000001 00000101 00001001 00000101 00001000 00100101 00000010
a の、位置 5 で開始し位置 2 で終了する各要素のビットに対して、ビット単位の排他的 OR 演算を実行します。
c = bitxorreduce(a,5,2)
c = 0 1 0 1 1 1 1 1 1 DataTypeMode: Fixed-point: binary point scaling Signedness: Unsigned WordLength: 1 FractionLength: 0
入力配列。スカラー、ベクトル、行列または固定小数点 fi オブジェクトの多次元配列として指定します。
fi
bitxorreduce は、任意のスケーリングを含む、符号付き入力および符号なし入力の両方をサポートします。符号およびスケーリングに関するプロパティは、結果の型および値に影響を与えません。bitxorreduce は、格納された整数の 2 の補数のビット表現に対する演算を実行します。
データ型: 固定小数点 fi
組み込み型のスカラーとして指定された範囲の開始位置。lidx は範囲内の MSB に最も近い位置を表します。
データ型: fi | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64
single
double
int8
int16
int32
int64
uint8
uint16
uint32
uint64
組み込み型のスカラーとして指定された範囲の終了位置。ridx は範囲の LSB (位置 1 のビット) に最も近い位置を表します。
データ型: fi|single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64
出力配列。スカラー、ベクトル、行列または固定小数点 fi オブジェクトの多次元配列として指定されます。c は語長 1、符号なしです。
VHDL® の場合、一連のスライスが生成されます。
Verilog® の場合、リデュース演算子を生成します。
^a[lidx:ridx]
R2007b で導入
bitandreduce | bitconcat | bitorreduce | bitsliceget
bitandreduce
bitconcat
bitorreduce
bitsliceget
次の MATLAB コマンドに対応するリンクがクリックされました。
コマンドを MATLAB コマンド ウィンドウに入力して実行してください。Web ブラウザーは MATLAB コマンドをサポートしていません。
Select a Web Site
Choose a web site to get translated content where available and see local events and offers. Based on your location, we recommend that you select: .
You can also select a web site from the following list:
Select the China site (in Chinese or English) for best site performance. Other MathWorks country sites are not optimized for visits from your location.
Contact your local office