Main Content

最適化の基礎

階層のフラット化、遅延の均衡化、検証モデル、制限付きオーバークロック、フィードバック ループの強調表示

階層のフラット化、遅延の均衡化、フィードバック ループの強調表示などの最適化を適用することで、ターゲットの FPGA または SoC デバイスに合わせて設計を最適化します。基礎となる最適化を適用すると、よりハードウェア効率に優れた HDL コードを生成し、生成されたコードを適切にシミュレートするのに役立ちます。

トピック

トラブルシューティング

遅延の均衡化による数値の不一致の解決

HDL コード生成後の数値の不一致を解決する方法を説明します。