Main Content

eq, ==

実際値が等しいかどうかを判別する

説明

A == B は、A または Bfi オブジェクトで配列 AB の実際値が等しい場合に、その要素が logical 1 (true) に設定された logical 配列を返します。それ以外の場合、要素は logical 0 (false) になります。テストでは、数値配列の実数部と虚数部の両方が比較されます。

浮動小数点値を固定小数点値と比較する関係演算においては、固定小数点 fi オブジェクトの値を基準に、浮動小数点値が値の相対的な "順序" を保持する固定小数点型にキャストされます。

eq(A,B)A == B の代替方法として実行できますが、まれにしか使われません。

すべて折りたたむ

関数 eq を使用して、2 つの fi オブジェクトに同じ実際値が設定されているかどうかを判別します。

a = fi(pi);
b = fi(pi,1,32);
a == b
ans = logical
   0

入力 a の語長は 16 ビットですが、入力 b の語長は 32 ビットです。2 つの fi オブジェクトは同じ実際値をもっていないため、関数 eq0 を返します。

double を fi オブジェクトと比較するときは、固定小数点 fi オブジェクトの値を基準に、浮動小数点の double が値の相対的な "順序" を保持する型にキャストされます。この動作により、関係演算は生成されたコードに浮動小数点値を導入せずに fi オブジェクトと浮動小数点定数の間で機能します。

a = fi(pi);
b = pi;
eq(a,b)
ans =

  logical

   0

入力引数

すべて折りたたむ

オペランド。スカラー、ベクトル、行列または多次元配列として指定します。入力 AB は、同じサイズであるか、互換性のあるサイズでなければなりません。詳細については、基本的な演算で互換性のある配列サイズを参照してください。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
複素数のサポート: あり

拡張機能

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

すべて展開する

参考

| | | | |