ヘルプ センターヘルプ センター
このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
トリガー ステージでトリガー条件が発生する必要がある FDC IP コア クロック サイクルの最大数を設定します
R2020b 以降
setTriggerTimeOut(DC,enable,value,N)
setTriggerTimeOut(DC,enable,value,N) は、 FPGA データ キャプチャ (FDC) IP コア クロック サイクルの最大数を構成します。このサイクル内で、 Nで指定されたトリガー ステージでトリガー条件が発生する必要があります。 DC は、カスタマイズされたデータ キャプチャ オブジェクトです。enable引数を使用して、トリガー ステージNでのトリガー タイムアウトを有効にし、 value引数を使用して FDC IP コア クロック サイクル数を指定します。
DC
enable
value
N
すべて折りたたむ
hdlverifier.FPGADataReader
カスタマイズされたデータ キャプチャ オブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。
true
1
false
0
トリガー タイムアウトがトリガー ステージの一部であることを示し、数値または論理1 (true) または0 (false)。特定のトリガー ステージでトリガー タイムアウトを使用するには、この値を1 (true) に設定します。この値を0 (false) に設定すると、指定されたトリガー ステージではトリガー タイムアウトは使用されません。
1~65,536の整数で指定します。この多くの FDC IP コア クロック サイクル内で、 Nで指定されたトリガー ステージでトリガー条件が発生する必要があります。
トリガー ステージ。2 ~ Mの整数として指定します。TG Mは、FPGA データ キャプチャ コンポーネント ジェネレーター ツールの [最大トリガー ステージ]パラメーターによって設定されます。Nを使用して、 N番目のトリガー ステージでトリガー タイムアウトを設定します。トリガー ステージ 1 ではトリガー タイムアウトは許可されません。
R2020b で導入
次の MATLAB コマンドに対応するリンクがクリックされました。
コマンドを MATLAB コマンド ウィンドウに入力して実行してください。Web ブラウザーは MATLAB コマンドをサポートしていません。
Select a Web Site
Choose a web site to get translated content where available and see local events and offers. Based on your location, we recommend that you select: .
You can also select a web site from the following list:
Select the China site (in Chinese or English) for best site performance. Other MathWorks country sites are not optimized for visits from your location.
Contact your local office