このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

IIR Filter

無限インパルス応答 (IIR) フィルターの実装

このページをすべて展開する

ライブラリ:
Motor Control Blockset / Signal Management
Motor Control Blockset HDL Support / Signal Management

説明

IIR Filter ブロックは、指定された入力信号に離散 1 次無限インパルス応答 (IIR) フィルターを実装します。このブロックは、固定小数点データ型と浮動小数点データ型をサポートします。また、このブロックは、Motor Control Blockset™ に付属の例で採用されているモデルの設定と構成で使用する場合のコード生成用に最適化されています。

コード生成を有効にし、確実に正確なシミュレーションを行うには、このブロックで固定ステップ離散ソルバーを使用することをお勧めします。

方程式

フィルター係数 ( $a$ ) ブロックパラメーターを使用してフィルターに必要なカットオフ周波数 (f_c) を設定することで、IIR フィルターを構成できます。必要に応じて、入力端子を通してフィルター係数値を指定することもできます。

フィルターのカットオフ周波数がわかっている場合は、次の方程式を使用して必要なフィルター係数を計算できます。

$a = (\frac{2 π T_{s} f_{c}}{2 π T_{s} f_{c} + 1})$

このブロックには、特定のフィルター係数とサンプル時間のカットオフ周波数をブロックマスクに表示するオプションも含まれています。

[フィルタータイプ] パラメーターを使用して、ブロックをローパスフィルターまたはハイパスフィルターとして構成します。

ブロックによる出力の計算方法は次の 2 つの方程式で記述されます。

ローパスフィルター:

$y (k) = a \cdot u (k) + (1 - a) \cdot y (k - 1)$

ハイパスフィルター:

$y (k) = (1 - a) [u (k) - u (k - 1) + y (k - 1)]$

ここで以下のようになります。

f_c は IIR フィルターのカットオフ周波数です。
$a$ はフィルター係数 (0 < a ≤ 1) です。
$y (k)$ は時間 $k$ における出力値です。
$y (k - 1)$ は時間 $k - 1$ における出力値です。
$x (k)$ は時間 $k$ における入力値です。
$x (k - 1)$ は時間 $k - 1$ における入力値です。
T_s は IIR Filter ブロックのサンプル時間です。

ローパス IIR フィルターとハイパス IIR フィルターはどちらも RC フィルターとしてモデル化できます。その場合、状態値はコンデンサにおける電圧降下に対応します。

ブロックが初期入力 u₀ と初期状態 x₀ から初期出力 y₀ を計算する方法は、次の方程式で記述されます。

ローパスフィルター:

$y_{0} = x_{0}$

ハイパスフィルター:

$y_{0} = u_{0} - x_{0}$

端子

入力

すべて展開する

u — サンプリングした入力信号
スカラー

時間領域内の生の入力信号のサンプル値。

データ型: single | double | fixed point

a — フィルター係数
スカラー

IIR フィルターのフィルター係数。この信号のデータ型は入力信号 x のデータ型と同じでなければなりません。そのため、固定小数点データ型で使用する場合に信号の精度が制限されることがあります。

依存関係

この端子を有効にするには、[フィルター係数] パラメーターを [入力端子] に設定します。

データ型: single | double | fixed point

x₀ — 初期状態信号
スカラー

IIR フィルター状態信号の初期値。

依存関係

このパラメーターを有効にするには、[初期状態] パラメーターを [入力端子] に設定します。

データ型: single | double | fixed point

Reset — 外部のリセット信号
スカラー

アクティブ High 状態のときにブロックをリセットして [初期状態] を提供する外部信号。

依存関係

このパラメーターを有効にするには、[外部リセット] パラメーターを [アクティブ High を初期状態にリセット] に設定します。

データ型: single | double | fixed point

出力

すべて展開する

y — フィルター処理された出力信号
スカラー

IIR Filter ブロックによって返される、時間領域内のフィルター処理された出力信号。

データ型: single | double | fixed point

パラメーター

すべて展開する

フィルタータイプ — IIR フィルタータイプ
`ローパス` (既定値) | `ハイパス`

IIR フィルターのタイプ。

フィルター係数 — フィルター係数の入力方法
`ダイアログにより指定` (既定値) | `入力端子`

フィルター係数の指定方法として次のいずれかを選択します。

ダイアログにより指定 — [ブロックパラメーター] ダイアログボックスを使用してフィルター係数値を指定するには、このオプションをオンにします。
入力端子 — 入力端子を使用してフィルター係数値を指定するには、このオプションをオンにします。

フィルター係数値 — IIR フィルターのフィルター係数
`0.01` (既定値) | 範囲 (0,1] のスカラー

IIR フィルターのフィルター係数。この信号のデータ型は入力信号 x のデータ型と同じでなければなりません。そのため、固定小数点データ型で使用する場合に信号の精度が制限されることがあります。

依存関係

このパラメーターを有効にするには、[フィルター係数] パラメーターを [ダイアログにより指定] に設定します。

初期状態 — 初期状態値の提供方法の指定
`ダイアログにより指定` (既定値) | `入力端子`

初期状態値をブロックパラメーターとして提供するか、入力端子として提供するかを指定します。

このパラメーターは次のいずれかのオプションに設定します。

ダイアログにより指定 — [ブロックパラメーター] ダイアログボックスを使用して初期状態値を指定するには、このオプションを選択します。
入力端子 — 入力端子を使用して初期状態値を指定するには、このオプションを選択します。

初期状態値 — 状態の初期値
`0` (既定値) | スカラー

IIR フィルター状態の初期値。

依存関係

このパラメーターを有効にするには、[初期状態] パラメーターを [ダイアログにより指定] に設定します。

外部リセット — 外部リセット信号を提供するかどうかの指定
`なし` (既定値) | `アクティブ High を初期状態にリセット`

外部リセット信号を入力端子として提供するかどうかを指定します。

このパラメーターは次のいずれかのオプションに設定します。

なし — 外部リセット信号を提供しない場合は、このオプションを選択します。
アクティブ High を初期状態にリセット — 入力端子を使用して外部リセット信号を提供する場合は、このオプションを選択します。

カットオフ周波数の表示 — カットオフ周波数パラメーターの表示
`off` (既定値) | `on`

[理論的カットオフ周波数 (Hz)] パラメーターを表示するには、ブロックのこのパラメーターを選択します。

依存関係

このパラメーターを有効にするには、[フィルター係数] パラメーターを [ダイアログにより指定] に設定します。

離散ステップサイズ (s) — ブロックが再度実行されるまでのサンプル時間
`50e-6` (既定値) | スカラー

ブロック実行の 2 つの連続するインスタンス間の固定時間間隔 (秒)。

メモ

ブロックは、この値を使用してブロックのダイアログボックスの [理論的カットオフ周波数 (Hz)] を計算し、表示します。このパラメーターでは、ブロックのサンプル時間は設定しません。ブロックはモデルからサンプル時間を継承します。

依存関係

このパラメーターを表示するには、次のようにします。

[フィルター係数] パラメーターを [ダイアログにより指定] に設定します。
[カットオフ周波数の表示] パラメーターを選択します。

理論的カットオフ周波数 (Hz) — IIR フィルターの理論的カットオフ周波数
`32.1525` | スカラー

IIR フィルターの計算された理論的カットオフ周波数 (Hz)。このパラメーターは構成できません。

依存関係

このパラメーターを表示するには、次のようにします。

[フィルター係数] パラメーターを [ダイアログにより指定] に設定します。
[カットオフ周波数の表示] パラメーターを選択します。

拡張機能

すべて展開する

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加の構成オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ


ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2020a で導入

すべて展開する

R2025a: 新しい入力端子とブロックパラメーターの追加

[ブロックパラメーター] ダイアログボックスに、入力端子から初期出力値と外部リセット信号を指定するためのパラメーターが追加されました。

参考