Fcn

指定された式を入力に適用

• 

ライブラリ:
Simulink / User-Defined Functions

説明

Fcn ブロックは、指定された数式をその入力に適用します。式には以下の構成要素を 1 つ以上含めることができます。

• u — ブロックへの入力。u がベクトルの場合、u(i) はベクトルの i 番目の要素を表します。最初の要素は u(1) または単独の u で表されます。

• 数値定数。

• 算術演算子 (+ - * / ^)。

• 関係演算子 (== != > < >= <=) — 式は関係が真である場合に 1 を返し、それ以外の場合は 0 を返します。

• 論理演算子 (&& || !) — 式は関係が真である場合に 1 を返し、それ以外の場合は 0 を返します。

• かっこ。

• 数学関数 — abs、acos、asin、atan、atan2、ceil、cos、cosh、exp、floor、hypot、log、log10、power、rem、sgn (MATLAB^® の sign と等価)、sin、sinh、sqrt、tan、tanh。

  メモ

  Fcn ブロックでは round と fix はサポートされません。これらの丸めモードを適用するには Rounding Function ブロックを使用します。

• ワークスペース変数 — 上記の項目のリストで認識されない変数の名前は、評価のために MATLAB に渡されます。行列またはベクトルの要素は具体的に参照されていなければなりません。たとえば、行列の最初の要素には A ではなく A(1,1) を使用します。

Fcn ブロックは、演算子の優先順位について、次の規則に従います。

1. ( )

2. ^

3. + - (unary)

4. !

5. * /

6. + -

7. > < <= >=

8. == !=

9. &&

10. ||

MATLAB 式とは異なり、行列計算は実行できません。また、このブロックではコロン演算子 (:) はサポートされません。

ブロック入力はスカラーまたはベクトルのいずれかになります。出力は、常にスカラーです。ベクトルの出力には Math Function ブロックの使用を検討してください。ブロック入力がベクトルで、関数が入力要素について個別に演算を行う関数 (たとえば sin 関数など) の場合、ブロックは最初のベクトル要素でのみ演算を行います。

制限

• ノーマル モードまたはアクセラレータ モードでのシミュレーション中 (アクセラレータ モードの動作を参照) や生成コードでは式を調整できません。調整可能な式を実装するには、その式を Fcn ブロックの外で調整するようにしてください。たとえば、Relational Operator ブロックを使用して外部で式を評価します。

• Fcn ブロックではカスタム ストレージ クラスはサポートされません。Struct ストレージ クラスを使用してパラメーター データを構造体に整理する (Embedded Coder)を参照してください。

端子

入力

In — Fcn ブロックへの入力

スカラー | ベクトル

Fcn ブロックは single 型または double 型の信号を受け入れて出力します。

詳細については、Simulink^® ドキュメンテーションのSimulink でサポートされているデータ型を参照してください。

データ型: single | double

出力

Out — Fcn ブロックからの出力

スカラー

Fcn ブロックは single 型または double 型の信号を受け入れて出力します。

詳細については、Simulink ドキュメンテーションのSimulink でサポートされているデータ型を参照してください。

データ型: single | double

パラメーター

式 — 数式を指定

数式

入力に適用する数式を指定します。式の構成要素は上記のとおりです。式は数学的に適切な形式でなければなりません (一致するかっこの使用、適切な数の関数引数の使用など)。式には調整可能性について制限があります (制限を参照)。

プログラムでの使用

ブロック パラメーター: Expr

型: 文字ベクトル

値: 数式

既定の設定: 'sin(u(1)*exp(2.3*(-u(2))))'

サンプル時間 — ブロックでサンプル時間を指定

スカラー

メモ

このパラメーターは、明示的に -1 以外の値に設定されていない限り、ブロック ダイアログ ボックスに表示されません。詳細は、サンプル時間が推奨されないブロックを参照してください。

ブロックの特性

データ型	double | single
直達	はい
多次元信号	いいえ
可変サイズの信号	いいえ
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

アーキテクチャ	説明
Module (既定値)	サブシステムとそのサブシステム内のブロックのコードを生成します。

HDL ブロック プロパティ

一般
BalanceDelays	あるパスに新しい遅延が導入されたことを検出し、それに一致する遅延を他のパスに挿入します。既定の設定は [inherit] です。BalanceDelays (HDL Coder)も参照してください。
ClockRatePipelining	パイプライン レジスタを低速のデータ レートではなく高速のクロック レートで挿入します。既定の設定は [inherit] です。ClockRatePipelining (HDL Coder)も参照してください。
ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
DistributedPipelining	パイプライン レジスタの分散、またはレジスタのリタイミング。既定の設定は [inherit] です。DistributedPipelining (HDL Coder)も参照してください。
FlattenHierarchy	生成された HDL コードからサブシステム階層を削除します。既定の設定は [inherit] です。FlattenHierarchy (HDL Coder)も参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。
SharingFactor	単一の共有リソースにマッピングされる、機能的に等価なリソースの数。既定の設定は 0 です。リソース共有 (HDL Coder)も参照してください。

バージョン履歴

R2006a より前に導入

R2023a: Fcn ブロックをユーザー定義ライブラリに復元

Fcn ブロックが [Simulink] 、 [ユーザー定義] ライブラリに戻されました。

参考

MATLAB System | MATLAB Function | Interpreted MATLAB Function