Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

FPGAの検証

HDL VerifierおよびHDL Coderによる FPGA 検証

HDL Verifier™ は、 Simulink®またはMATLAB®およびHDL Coder™およびサポートされている FPGA 開発環境と連動して、自動的に準備を整えます。 FPGA で実装するために生成された HDL コード。FPGA-in-the-Loop (FIL) シミュレーションを使用すると、このソフトウェアと厳密に同期した FPGA ボードをSimulinkまたはMATLABシミュレーションを実行できます。このプロセスにより、FPGA の速度でシミュレーションを高速化しながら、実世界のデータを設計に取り込むことができます。

次のいずれかの方法で FIL プログラミング ファイルを生成できます。

  • HDL Verifier FIL ウィザードを使用します。

  • HDL Coderワークフロー アドバイザーを使用します。

FIL ウィザードは、 SimulinkソフトウェアによってHDL Coder モデルから自動的に生成されたコードを含む、合成可能な HDL コードを使用します。ワークフロー アドバイザーで FIL を使用する場合、HDL Coder は読み込まれた設計から HDL コードを作成します。いずれの場合でも、この HDL コードは、デザインとの FIL 通信用にカスタマイズされたコードによって拡張され、FPGA プロジェクトに組み込まれます。該当するダウンストリーム ツールを使用してそのプロジェクトを処理し、検証のために開発ボード上の FPGA デバイスに自動的にダウンロードされるプログラミング ファイルを作成します。

HDL Verifier は、参照モデルでの FIL ブロックの使用と、 System object™プログラムと組み合わせたMATLAB の使用をサポートします。

製品の機能とプラットフォームのサポート

製品の特徴必要な製品おすすめ商品サポートされているプラットフォーム
FPGA インザループMATLABを使用した FIL シミュレーションの場合 : MATLAB、 Fixed-Point Designer™ Simulinkを使用した FIL シミュレーションの場合 : Simulink、 Fixed-Point DesignerHDL CoderWindows® 64 ビット; Linux® 64 ビット

FIL シミュレーション用に事前登録された FPGA デバイス

HDL Verifier は、 FPGA検証用にサポートされているFPGAデバイスで説明されているデバイス上の FIL シミュレーションをサポートします。FPGA ボード サポート パッケージには、サポートされているすべてのボードの定義ファイルが含まれています。1 つ以上のベンダー固有のパッケージをダウンロードできますが、FIL を使用したり、新しい FPGA ボード ウィザードを使用して独自のボード定義ファイルをカスタマイズしたりする前に、パッケージの 1 つをダウンロードする必要があります ( カスタム FPGA ボード定義の作成を参照)。

HDL Verifierサポート パッケージのリストを確認するには、 HDL Verifier Supported Hardwareにアクセスしてください。FPGA ボード サポート パッケージをダウンロードするには:

  • [MATLAB HomeタブのEnvironmentセクションで、 Add-Ons 、 Get Hardware Support Packagesをクリックします。