HDL Coder 入門
HDL Coder™ は MATLAB® 関数、Simulink® モデルおよび Stateflow® チャートから移植と合成が可能な Verilog® コード、SystemVerilog コード、および VHDL® コードを生成することで、FPGA、SoC、および ASIC 用の高位設計を可能にします。生成された HDL コードは FPGA プログラミング、ASIC のプロトタイピング、および量産設計で使用できます。
HDL Coder には、生成されたコードの Xilinx® ボード、Intel® ボード、および Microchip ボードでのプロトタイピングを自動化し、ASIC ワークフローおよび FPGA ワークフローの IP コアを生成するワークフロー アドバイザーが含まれています。合成前に、速度と面積の最適化を行い、クリティカル パスを強調表示し、リソースの使用率の推定を生成できます。HDL Coder では Simulink モデルと生成された Verilog コード、SystemVerilog コード、および VHDL コード間のトレーサビリティが提供されており、DO-254 やその他の標準に沿った整合性の高いアプリケーションのためのコード検証が可能です。
チュートリアル
- HDL 互換 Simulink モデルの作成
モデルの作成、および HDL コード生成の互換性のチェック。
- Simulink モデルからの HDL コードの生成
Simulink モデルから VHDL コード、Verilog コード、および SystemVerilog コードを生成する。
- Simulink モデルから生成された HDL コードの検証
HDL テスト ベンチを生成し、VHDL または Verilog コードを検証する。
- Simulink モデルからの HDL コード生成と FPGA 合成
コードを生成し、ターゲット FPGA でハードウェアで Simulink 設計を合成します。
HDL コード生成について
- HDL コード生成のワークフローの基礎
MATLAB および Simulink アルゴリズムからの HDL コード生成と FPGA 合成のワークフローに従います。
- HDL Coder でのクロック バンドル信号の生成
HDL Coder が HDL コードでクロック信号、リセット信号、クロック イネーブル信号を生成する方法。
注目の例
ビデオ
HDL Coder の概要
HDL Coder を使用して FPGA および ASIC の設計用に VHDL コードと Verilog コードを生成
Simulink を使用して FPGA または ASIC に MATLAB アルゴリズムを展開
Simulink、Fixed-Point Designer™、および HDL Coder を通じて MATLAB DSP アルゴリズムを取得し、FPGA または ASIC をターゲットにする方法を学習します。